AI正在深刻改变芯片设计与验证领域中各类模型的创建与使用方式。但无论技术如何演进一个核心原则始终不变模型只能在其设计用途和既定上下文中使用不能超出范围否则将带来难以预估的风险。什么是模型为何它如此重要模型是对现实世界行为的一种抽象描述但所有模型都是妥协的产物——它们以牺牲部分细节为代价换取更高的执行性能。在芯片设计领域最核心的模型是设计模型本身其次是构成验证流程的一系列模型。此外工具模型和流程模型同样举足轻重。代理模型Surrogate Model通常被创建用于提升执行速度其本质是对原始设计的近似。RTL模型是一个典型例子它是时钟精度级别的设计描述依赖门级或算术级模型而后者又是从晶体管模型简化而来——晶体管模型本身也是对物理规律的简化。每一层抽象都有其适用边界一旦超出原本的设计上下文模型的有效性便无法保证。模型创建成本高昂原因之一在于验证本身代价不菲。精度未知或被用于非预期场景的模型可能导致错误决策或遗漏问题。若这些问题在流程后期才被发现甚至流入产品修复成本将极为巨大。因此如果AI开始参与模型创建信任必须先于采用而信任只有在使用可重复、可追溯的流程时才能建立。当前工具与流程模型的实践案例包括Synopsys的DSO.ai和Cadence的Cerebrus。这两款产品基于强化学习为基于模块的物理实现工具创建优化循环——每次试验后测量PPA功耗、性能、面积并将新数据点用于改进AI模型从而为特定设计提供更优的工具参数设置。模型创建的六步流程ChipAgents工程主管Mehir Arora提出了一套经典的六步模型创建流程第一步定义模型的范围、接口、精度要求与使用上下文第二步通过黄金仿真生成参考数据第三步生成行为模型第四步与黄金模型进行对比验证第五步通过迭代进行优化第六步部署到仿真环境中。Keysight EDA研发研究员Tom Demuer指出明确模型的使用方式与时机至关重要你可以构建一个只有自己工具才能使用的高度定制模型也可以生成一个SPICE网络形式的模型以获得更广泛的部署。提供完整的Verilog模型与选择能完成任务的最简模型之间工作量差异极大。在模型创建过程中有两个重要维度需要同时考量——精度与完整性。Axiomise首席执行官Ashish Darbari解释道两者不同但同样重要。在数字验证中精度是指将模型的建议或预测与已知可信的结果进行比较。完整性则更难衡量因为它与模型覆盖了验证问题的哪些部分密切相关。一个模型在常见场景下表现良好但仍可能遗漏罕见的协议交互、复位行为、低功耗模式或安全敏感路径。Normal Computing产品经理Hanna Yip补充道精度是一个统计问题——模型输出与真实值在某种分布上的接近程度。完整性是一个覆盖率问题——模型是否对所有重要场景都定义了行为。一个模型可以高度精确却严重不完整对其覆盖的所有内容都能输出接近真实值的结果但对重要场景却毫无定义。这两种失效模式需要不同的补救措施。关于大语言模型在模型生成中的应用Cadence产品营销总监Paul Graykowski指出了一个核心挑战我希望把规格说明输入给大语言模型让它生成一个模型。但问题在于如何引导大语言模型走向正确方向生成有效代码——尤其是大多数规格说明本身就不够完善的情况下无论输入什么——规格文档、时序图——它们共同构成一种心智模型而其中有很多细节规格说明可能理所当然地忽略了。创建黄金模型黄金模型是模型验证的基准。Normal Computing的Yip强调训练数据分布的质量与数据量同等重要。对于DRAM验证而言真正关键的失效模式——如时序违规、协议边角案例、条件交互——在典型仿真轨迹中严重代表不足因为大多数仿真时间都花在了正常场景上。基于这类数据训练的模型在常见案例上会表现出自信的准确性却在那些导致重新流片的案例上悄悄出错。数据中的刻意采样策略与拟合方法同样重要且需要领域知识才能做到位。Southampton大学AI与EDA研究员Simon Davidmann则进一步指出了评估中的常见错误AI生成的设计内容的精度衡量需要区分三个并不等价的属性——语法正确性、功能正确性与形式完整性。将这三者混为一谈是团队在评估中可能犯下的最严重的错误之一。他还特别提到当前的大语言模型在标准Verilog结构上几乎能实现完美的语法正确性但这只是必要条件远非充分条件。现有基准测试如VerilogEval主要由短小的教学型模块组成无法代表工业级SoC子系统的复杂度。一个在VerilogEval上得分90%的模型可能从未接受过含有非平凡跨时钟域处理的缓存控制器的训练。我们今天使用的基准测试是为人类编写RTL的时代而设计的这个领域需要专门用于发现AI弱点的基准测试而这类测试目前尚未在工业规模上出现。部署前的验证与信任在部署环节Davidmann强调在将任何AI模型引入生产流程之前正确的问题不仅仅是模型有多准确还要追问它是用什么数据训练的那个分布没有覆盖什么实际设计离那个边界有多近每个部署这些工具的团队都应该针对最复杂、最新颖的设计模式的代表性样本开展一次刻意的边界探测练习将输出与领域专家的结果独立比对。这项练习能识别出分布的终点和模型不确定性的起点。缺少这一步部署就是在缺乏必要信息的情况下冒险推进。Keysight的Demuer则提到了模型标注的重要性通常从为模型打上属性标签开始。例如这是一个保证无源的模型这是一个保证因果的模型。接下来是其适用范围——在哪些参数范围内可以信任其结果。至于如何标注精度、或精度与速度的平衡目前尚无成熟标准。我见到的情况是大多数团队默认模型是可用的并认为开发团队会给出良好结果。Siemens EDA产品负责人Sathishkumar Balasubramanian指出当数据存在使用限制时情况会更加复杂为AI生成的内容打上水印非常重要。谷歌最近为AI生成内容提出了一项标准以便用户知道内容来自大语言模型。良好的数据标注将变得至关重要。当你把数据输入微调模型时必须确保能够验证数据的合法性。不能随便说随便去抓数据吧你必须有一套在微调之前验证数据的流程这需要从源头开始贯彻始终的纪律。Davidmann最后总结道AI模型在EDA中的一个关键属性是其可靠性受训练数据分布的约束。这一约束在机器学习理论中已被充分理解但在供应商工具的数据手册中却鲜有记载而它对工具的评估与部署方式有直接影响。大多数团队目前还没有标准来记录哪些断言是人工编写的、哪些是AI生成的以及这一区别对验收置信度意味着什么。此外大多数供应商文档也没有明确所部署模型的训练范围、失效模式或领域边界。在AI生成内容规模化应用于安全关键设计之前这两个缺口都必须填补。QAQ1模型精度和完整性有什么区别为什么都很重要A精度是指模型输出与真实参考值的接近程度是一个统计问题。完整性是指模型是否覆盖了所有重要场景是一个覆盖率问题。两者并不等价一个模型可以在其覆盖的场景上高度精确却对关键边角案例毫无定义。比如在DRAM验证中常见场景的精度再高若遗漏了时序违规或协议边角案例仍可能导致重新流片。因此两者必须同时满足缺一不可。Q2大语言模型生成的Verilog代码能直接用于工业级芯片设计吗A目前还不能直接用于复杂工业场景。大语言模型在标准Verilog语法正确性上表现接近完美但功能正确性和形式完整性仍存在明显差距。现有评估基准如VerilogEval主要由简单教学型模块构成无法反映工业级SoC的复杂度。一个评分很高的模型可能从未见过含非平凡跨时钟域处理的缓存控制器。目前工业界还缺乏专门发现AI弱点的基准测试因此大语言模型生成的代码仍需人工审核和独立验证。Q3AI生成的模型在部署前需要经过哪些验证步骤A部署前需经过多个关键步骤首先要明确模型的训练数据分布及其覆盖边界其次针对最复杂的设计模式开展边界探测练习将AI输出与领域专家结果独立比对此外还需为模型打上属性标签如因果性、无源性、适用参数范围并对AI生成内容进行水印标注。整个过程要求数据可追溯、结果可复现且不能完全依赖AI自身的评估结果必须保留人工审核与独立验证的环节。