简介DDR2 SDRAM简称ddr2,是第二代双倍速率同步动态随机存取存储器是基于DDR DDRAM升级技术。DDR2布局DDR2颗粒之间的间距根据实际情况调整建议DDR2丝印框间距3mm为宜板子比较密可适当缩小DDR2采用“树形”拓补结构地址线的串联匹配电阻靠近控制器数据匹配电阻终端电阻DDR2的中间时钟线端接电阻放置于一分为二的“T”点处走线尽量短。DDR2布线阻抗控制单端50欧姆 差分100欧姆差分对内等长• CLK/CLK#差分两条长度差 ≤±5mil• DQS/DQS#每字节通道独立差分对差分两条长度差 ≤±5mil数据组布线DQ[7:0]/DM/DQS差分• 同组所有DQ、DM、DQS走线长度误差 ≤±25mil• 同组所有DQ、DM以DQS为基准等长地址/命令/控制总线• 整组内部所有信号互相误差 ≤±50mil• 参考平面可选择GND或Power。不可跨越分割。布线间距要求1.同组DDR信号线走线≥3倍线宽3W2. CLK、DQS差分对与其他DDR信号间距≥5W≥25mil远离低速电源/IO3.不同数据组之间间距≥4W优先用地线隔离