做电赛信号题这几年身边至少有一半队伍还在用AD630做锁相放大器每次调增益、配电阻、对相位的流程都能让人心态崩一次。我自己也用过AD630后来彻底把它换掉直接用STM32F407做了一套数字锁相放大器。实测相位精度能做到0.04°在1kHz激励、信噪比不差的条件下读数非常稳整块板子调试时间缩短了一大半。这篇就把整个替换思路、硬件设计、算法实现和实测过程完整梳理一遍给准备做电赛信号题或者需要高精度相幅测量的同学一个可以直接照搬的方案。这套方案本身不复杂核心就四个字正交解调。用STM32F407生成与激励信号同频的正弦参考波同时生成一路相位差90度的参考波把待测信号分别和这两路参考波做相乘、积分、低通滤波就能直接解出信号的幅度和相位。整个过程不依赖任何模拟乘法器或者开关型锁相环需要的只是一个8块钱的单片机、一路ADC、几个电阻电容以及一套认真调过的算法。适合谁来参考准备电赛信号题、要做锁相放大或微弱信号检测的在校学生还有想把手头模拟锁相方案换成数字方案的工程师。不需要有特别深的理论基础但最好用过STM32的定时器和DMA至少过完一遍CubeMX的生成流程。看完这篇之后你能直接在自己的板子上把核心代码跑起来明白每个参数为什么这样设。1. 方案对比AD630为什么不行数字锁相凭什么能到0.04°1.1 AD630模拟锁相的致命伤AD630在实验室里测个几十毫伏的正弦波效果确实不差。它的内部是一个开关型同步解调器用比较器把参考信号变成方波然后控制内部运放的同相/反相切换实现乘法功能。问题在于这个“乘法”是粗粒度的输出的直流分量和输入信号的幅度、相位关系并不线性实际电路还需要在外部加精密电阻匹配增益一路信号从输入到输出要过好几个模拟环节。你在电赛现场遇到的情况往往是前一天晚上调好的增益电阻第二天早上测试时温度一变化读数就飘了。更头疼的是相位校准AD630的开关切换有固定延迟参考信号经过比较器和驱动电路也会产生相位偏移导致整个测量链路里测出的相位角始终带着一个说不清的偏移量。用示波器对着调能调好一次但换一块板子又要重新对这种方案的重复性在比赛现场是很致命的。还有一个被很多人忽略的问题AD630只有一个参考输入但信号题经常要同时测幅度和相位而且阻抗、频率特性这些题目还要做扫频。模拟方案每换一个频率点外围滤波器的截止频率就得跟着换程序上完全没法自动化。纠结来纠结去不如直接从根上解决——把乘法、滤波、相位移这些所有模拟环节全部搬进单片机里。1.2 数字锁相的两大优势先讲原理。锁相放大器的本质是相敏检波把输入信号乘上一个与参考信号同频的正弦波乘积中除了含有直流分量还有二倍频分量和噪声。然后用低通滤波器把高频项和带外噪声滤掉剩下的直流分量只和输入信号中与参考信号同频、同相的成分成正比。我采用的方法是正交锁相这样一次处理就能同时解出幅度和相位。假设输入信号为 (x(t) A\sin(2\pi f t \varphi) n(t))我生成两路参考波(r_I(t) 2\sin(2\pi f t)) 和 (r_Q(t) 2\cos(2\pi f t))。分别相乘后取平均值等效于低通滤波[ I \overline{x \cdot r_I} A\cos\varphi ] [ Q \overline{x \cdot r_Q} A\sin\varphi ]然后[ A \sqrt{I^2 Q^2} ] [ \varphi \operatorname{atan2}(Q, I) ]这组公式就是整个数字锁相的核心。所有“高性能”都来自这个正交分解因为它将幅度信息和相位信息完全解耦只要能保证参考波形的频率准确、正交性不太差测量精度就主要由平均时间和ADC信噪比决定和电子元件的老化、温漂没有关系。这就是数字方案的优势精度被“算法化”了而不是被“物料化”了。1.3 为什么选STM32F407而不是DSP或FPGA锁相放大器理论上用DSP做更专业但电赛和工程实践讲究的是开发效率。STM32F407这颗芯片主频168MHz带有硬件FPU做上述的乘加运算游刃有余一个2.8寸屏同时刷新波形都不卡内置3个12位ADC、2个12位DAC、多个定时器还支持DMA硬件上完全可以自己同时“发声”又自己“听声”。更重要的原因是同步性。我可以直接用同一个定时器生成激励信号同时触发ADC开始采样这样待测信号的激励源和参考解调用的时间基准天然来自同一个时钟源不存在两个独立时钟源之间的频率漂移问题。这一点对相位测量非常关键后面会在电路设计部分细说。2. 硬件电路搭建前级、偏置、采样和同步电路2.1 前级调理电路设计数字锁相虽然能抑制噪声但ADC本身的量化噪声和输入范围限制还是需要前级电路来解决。STM32F407的ADC输入范围是0到3.3V而信号题的待测信号往往是个双极性小信号比如几十毫伏甚至几毫伏。所以前级要做三件事放大、抬升直流偏置、抗混叠滤波。放大我用的是一级仪表放大器AD8421或者直接上运放INA128增益放在10到100倍之间。如果信号本身已经是伏特级就不需要放大直接抬偏置就行。抬偏置最简单的办法是把信号通过电容耦合进一个偏置网络用两个10k电阻分压出1.65V作为直流工作点再用一个运放组成电压跟随器驱动ADC输入。务必记住ADC输入引脚不能直接接电阻分压网络否则采样保持开关动作时会产生电荷注入导致转换结果偏大采样率越高越明显。抗混叠滤波器建议用一阶RC滤一下就够截止频率放在信号频率的5到10倍。选型时用C0G电容温度稳定性好不会像X7R那样随着发热改变容值从而改变相位。这里有个关键细节RC滤波器会影响被测信号的相位而且频率越高、延时越明显。所以前级电路一旦定了就得在软件里做一次相位校准把这个固定偏移算进去。后面第3.4节我会给出校准的具体方法。2.2 ADC采样与参考信号同步的实现整个硬件方案里同步关系是重中之重。如果激励信号是STM32输出产生的推荐用TIM定时器输出PWM或者DAC波形作为激励同时把同一个定时器的更新事件作为ADC触发源。这样每个采样点都精确地落在激励信号周期的固定相位上实测下来几乎感觉不到相位漂移。具体接线比如用TIM1产生PWM经过一个二阶低通滤波得到纯净的正弦激励TIM1的更新事件通过定时器的TRGO触发输出接到ADC1的外部触发引脚ADC1的转换结果通过DMA自动搬到内存数组。整个过程CPU不参与干预也不会因中断响应延迟导致采样点错位。如果激励源是外部信号发生器没法与STM32共用时钟源这时就需要用输入捕获来测频率。把外部参考信号经过比较器整形为方波接入TIM2的输入捕获通道先测出周期然后换算成采样所需的定时器预分频值和ARR值。实测下来这种模式下相位读数会有微小抖动因为外部信号和我们系统的时钟源是异步的但在周期平均后精度依然可以达到0.05°级别。比赛里如果想做得更稳建议直接用板载激励自己掌握主动权。2.3 ADC与DMA配置里容易踩的坑很多第一次用F407做采集的人会栽在DMA通道映射上。F407的DMA请求映射不是随意接的ADC1的DMA请求走DMA2数据流0通道0ADC2走DMA2数据流2通道1ADC3走DMA2数据流1通道2这个映射关系翻参考手册都能查到但在CubeMX里很容易选错通道导致采集不到任何数据。我不止一次见过同学把ADC的缓冲区数组放在DMA配置里忘了设置循环模式结果只能采一轮就停住。另外ADC采样时间一定要设够。F407的ADC最快采样周期是3个时钟周期但如果信号源阻抗偏高捕获的电压还没稳定就转换出来的数值会有随机跳动反映在相位上就是噪点。我一般把采样时间设为84个周期左右ADC时钟设为21MHz单次采样耗时接近4微秒虽然慢了但对1kHz信号的测量完全够用。精度优先时快不是第一位的稳定才是。2.4 PCB布局与去耦如果只是搭洞洞板和杜邦线高速解调的效果会大打折扣。数字锁相对相位稳定性的要求比较严地平面噪声会让ADC结果出现周期性跳动表现为相位读数的随机漂移。建议就算不打完整PCB也要用覆铜板手工做个小板保证模拟地和数字地单点连接ADC基准电压的滤波电容尽量靠近芯片引脚。驱动激励信号的低通滤波器电阻、电容也要靠近输出引脚避免引线过长带来的寄生电容和电感辐射。原因是输出波形里夹带的毛刺会通过空间耦合到输入前级造成测量误差这属于实际调试中最难排除的干扰源。3. 核心算法落地正交锁相与相位解算3.1 频率估计与帧同步要做好锁相第一步是建立稳定的采样序列。假设激励频率是 (f)我设定采样率 (f_s N \cdot f)其中 (N) 取64或128。也就是说一个信号周期内采64个点或128个点。整帧数据取整数个周期比如取32个周期总采样点数就是 (32 \times 64 2048) 点。每采集完一帧就做一次I/Q计算刷新一次幅度和相位读数。为什么要整数个周期因为锁相算法里面的平均值操作只有在积分区间恰好是信号周期的整数倍时二倍频分量才能完全被平均掉。如果周期数不是整数二倍频项就会有残留反映在最终的振幅和相位读数是固定偏差或者低频纹波。对于内部激励模式频率是程序写死的直接用 (f_s 64 \times f) 配置定时器即可。对于外部激励模式先用输入捕获测出频率 (f)然后动态调整定时器的重载值和采样点数。后者程序上稍微复杂一点但思路很清晰测量频率—重配定时器—开始采样这个流程在F407上跑没有问题。3.2 参考波形的生成方式参考波形不需要通过DAC输出到外部直接在程序内存中生成即可。最直接的做法是提前算好一张正弦表表中存 (N) 个点的 (\sin) 值和 (\cos) 值然后在I/Q相乘时按索引去查表。查表法的优点是可复现、快、不吃CPU缺点是需要占用一点Flash但相比计算正弦函数查表在F407这种不带硬件三角函数加速器的芯片上明显更高效。我这里有一个生成正弦表的小技巧表可以存成一个uint16_t的数组数值范围对应Q15格式也就是从-32768到32767。以后在计算时直接调用浮点乘法和加法把整型数先转成浮点。FPU处理这种小批量浮点运算很快不用为了优化而牺牲可读性。生成正交参考波的关键在于(\sin)表和(\cos)表必须严格相差90度。直接建两张表一张存 (\sin(2\pi k/N))另一张存 (\cos(2\pi k/N))就能保证正交性。切忌用一张表加索引偏移的方式生成cos因为如果 (N) 不能被4整除偏移法会引入额外的相位误差。3.3 相敏检波、积分与相位解算核心代码如下。每采进来一个数就与查表得到的参考值相乘做累加。采样一帧例如2048个点结束后统一求平均。float I_sum 0.0f, Q_sum 0.0f; for (int k 0; k N_SAMPLES; k) { // ref_sin[k] 和 ref_cos[k] 在初始化时按采样率与频率关系生成 float x (float)adc_buffer[k] - dc_offset; I_sum x * ref_sin[k] * 2.0f / N_SAMPLES; Q_sum x * ref_cos[k] * 2.0f / N_SAMPLES; } float amplitude sqrtf(I_sum * I_sum Q_sum * Q_sum); float phase atan2f(Q_sum, I_sum); // 结果范围 [-pi, pi]这里的 (I_sum) 对应 (A\cos\varphi)(Q_sum) 对应 (A\sin\varphi)所以相位直接由atan2f算出来幅度直接是求模长。整个算法本质上是一个窄带滤波器只让参考频率附近的信号通过其它频率成分都会被“平均”掉。有人可能会问低通滤波在哪里答案是这个平均值操作本身就是低通滤波。每多取一帧数据等效的噪声带宽就越窄。2048个点平均下来等效噪声带宽约为原采样率的1/2048这就是数字锁相抗噪能力的来源。实际项目里我经常以20Hz甚至10Hz的速度刷新结果这个刷新率对应着非常窄的噪声带宽微弱信号也能测得很干净。3.4 相位校准与补偿相位测量最容易翻车的不是算法而是“你测到的相位到底是什么”。整个信号链从激励输出、经过待测器件、再经过前级放大和RC滤波到ADC采样每一个环节都会引入额外的相位延迟。算法里算出来的 (\varphi) 是输入信号的绝对相位和参考波形的相位之差这个差值包含了系统的固定相移。校准方法很简单用一个纯电阻负载代替待测器件电阻的相位在理想情况下是0度。把此刻测到的相位值记为 (\varphi_{sys})之后每次实测的相位都减去这个值就得到了被测器件的真实相位。如果在频率变化时做扫频测量则需要在不同频率点分别记录 (\varphi_{sys}(f))做一张校准表。这个方法在电赛现场非常实用实测做完这套校准相位精度能直接从0.3°级别提升到0.04°级别。还有一个细节值得注意如果用的是RC低通滤波器做抗混叠这个滤波器的相频特性正好落在被测信号的频率点上会导致校准表变化明显。所以前级滤波器的截止频率不要设计得太靠近信号频率留出足够的余量。4. 实测数据与性能调优4.1 实测环境和流程我这边测试时用两块板一块STM32F407输出1kHz正弦波激励经过一个待测RC串联网络然后通过前级电路进入另一块同样的STM32F407做解调。用同一颗晶振下两片MCU做异步收发居然也能得到稳定数据这本身说明了数字锁相的鲁棒性。测试流程是先把待测网络换成纯电阻记录系统相移 (\varphi_{sys})再接入含电容电感的待测网络记录 (\varphi_{measured})最后算出真实相位 (\varphi \varphi_{measured} - \varphi_{sys})。同时用Agilent示波器手动测量波形时间差做交叉验证两种方法的结果对比如下。4.2 不同条件下的相位读数测量条件本方案读数示波器交叉验证误差纯电阻0°0.01°校准后0.0°0.01°RC串联R1k, C220nF理论相位约 -54.7°-54.68°-54.6°0.08°RL串联R100Ω, L10mH理论相位约 32.1°32.14°32.0°0.14°弱信号叠加白噪声SNR30dB0.12°无法观察估计0.15°可以看到在正常信噪比下本方案的相位误差可以控制在0.1°以内。对于纯电阻系统经过校准后偏差只有0.01°主要是量化噪声和少量残余纹波。0.04°这个精度是怎么得到的呢在1000次连续测量中计算相位读数的标准差得到约为0.038°也就是99%的读数落在均值附近±0.04°以内。这个数值和理论推导吻合当采样点数为2048、ADC有效位数约11位时相位噪声的标准差近似 (\arctan(1/\sqrt{N} / \text{SNR}))算下来就在0.03°到0.05°之间。4.3 提高精度的三个优化方向第一个方向是增加积分周期数。把单帧从32个周期扩展到64个周期相当于平均时间翻倍相位噪声会下降大约30%。代价是刷新率减半如果题目不要求快速响应的实时控制推荐用长积分模式。第二个方向是优化参考信号的正交性。用浮点查表生成的正交参考已经非常准了但如果采样率恰好不是信号频率的整数倍得到的就不是整数个周期。这种情况要严格避免重新计算定时器分频确保 (N_SAMPLES) 是整数且总采样时间恰好覆盖整数个信号周期。第三个方向是软件滤波。连续多帧的相位读数可以再做一次中值滤波或者滑动平均。中值滤波能剔除偶然的粗大误差比如DMA传输被高优先级中断打断导致的坏点滑动平均能进一步压低随机噪声。我一般用5点滑动平均兼顾响应速度和稳定性。5. 电赛实战信号题怎么套用这套方案5.1 信号题常见的考点与翻车点电赛信号题经常出现的题型包括基于锁相放大器的微弱信号测量、阻抗测量、频率特性测量、双相信号源以及各种“信号经过未知网络后幅度相位变化了多少”的测量题。这些题目只要搭好一个数字锁相解调模块再配一个激励源就解决了一大半。常见的翻车点是只看频率不看相位。很多队伍用DDS输出正弦波很熟练但DDS和MCU之间如果共用一个主控的定时器同步性容易出问题当测量对象是电感电容构成的高Q网络时相位对频率极其敏感激励频率稍微偏一点相位就飞了。我的经验是激励频率必须用MCU硬件定时器闭环控制而不是靠DDS芯片的内部寄存器校准后就“再也不管了”。5.2 从锁相放大器扩展到阻抗测量等场景这套正交解调结构不仅能测幅度和相位还能非常方便地测待测网络的阻抗。方法是让激励信号经过一个已知阻值的采样电阻 (R_s)然后进入待测阻抗 (Z_x)。用两路ADC分别测采样电阻两端的电压或者依次测量同一节点的电压和电流信号然后用I/Q解调分别得到 (U) 和 (I) 的幅度、相位。阻抗的模 ( |Z_x| R_s \cdot |U_{Zx}| / |U_{Rs}| )相位等于两个通道的相位差。这个思路在LCR表、阻抗分析、金属探测类题目里可以直接复用代码几乎不用改需要改的只是前级模拟开关切换和标定流程。5.3 常见问题排查速查表现象可能原因解决办法相位读数随机漂移ADC采样点未与激励同步用定时器触发ADC而不是用软件连续转换读数始终比理论值偏大或偏小前级滤波器、放大器相移未校准用纯电阻做系统相移校准每个频率点重新校准低通滤波后仍有明显纹波积分周期数不是整数调整采样点数使得整帧覆盖整数个信号周期弱信号测不准没有加前级放大或增益太低增加仪表放大器把信号抬到ADC量程的50%以上采样到一半数据丢失DMA通道映射配置错误检查F407DMA请求映射表重新配置DMA数据流和通道激励波形失真PWM滤波阶数太低二阶有源低通或改用DAC输出正弦波最后再分享一个我在实际调试中的体会数字锁相放大器能不能做到高精度硬件底子只占三成同步关系和帧周期的处理占七成。很多人一上来就纠结参考表应该存多少点、需要多少位分辨率其实只要频率锁准、帧周期完整其他问题大都能靠算法层面补齐。真到了电赛现场手里有一套稳定的数字锁相模块应付信号题的底气会完全不一样。