1. 从盲画板子到AI 帮我盯细节这个项目到底在解决什么画过 PCB 的人都有个共同体验原理图阶段脑子清楚一到布局布线就开始失忆。某个去耦电容到底该放多近、某根差分线等长差了多少 mil、某个过孔的环宽够不够——这些细节在几百个网络里根本盯不过来。传统 EDA 工具能帮你做 DRC 检查但它只认规则不认意图。你设了线宽规则它就查线宽你没设等长规则它就不管你差分对跑歪了。这个项目要干的事说白了就是给硬件设计流程装一双看得见的眼睛。不是让 AI 替你画板子——那玩意儿现在还不靠谱——而是让 AI 在你画的过程中实时看懂你正在做什么然后把你可能忽略的问题指出来。它看的是设计意图不是死规则。我把它定位成一个设计副驾你负责决策它负责提醒。核心能力拆开来看是三层。第一层是视觉理解AI 需要看懂原理图和 PCB 的图形信息包括元件位置、走线拓扑、网络连接关系。第二层是意图推断从图形里推断出你这段电路想干什么——是电源树、是高速信号、还是模拟前端。第三层是风险提示基于推断出的意图对照该场景下的工程经验给出建议。为什么这件事值得做因为硬件设计的痛点从来不是不会画而是画完了心里没底。一个资深硬件工程师和一个新手的差距往往不在原理图正确性上而在那些没人告诉你但很重要的细节上。比如 M2 螺丝孔的过孔和环宽留多大、圆形 PCB 的拼板怎么处理、BMS 采样线的走线要求——这些经验散落在各个老工程师脑子里AI 辅助系统的价值就是把这些隐性知识显性化、实时化。适合谁来参考这篇内容如果你是在画板子时经常返工的硬件工程师、想把自己经验沉淀成工具的技术负责人、或者对AIEDA这个方向感兴趣的产品同学接下来的内容应该对你有用。我会把系统架构、视觉理解的具体实现、意图推断的逻辑、以及实测中踩的坑都摊开讲。2. 让 AI看懂原理图图形解析与语义提取的完整链路2.1 为什么不能直接把图片丢给多模态模型很多人第一反应是现在多模态模型这么强直接把原理图截图丢进去问这里有什么问题不就行了我实测过这条路走不通原因有三个。第一分辨率与信息密度矛盾。一张 A3 大小的原理图导出成 2000px 宽的图片上面几百个元件标号、引脚名、网络标签模型根本看不清。你放大局部截图又丢失了全局连接关系。第二模型对工程符号的理解不稳定。电阻、电容、电感这些标准符号还好但不同公司的原理图库符号千奇百怪模型经常把 TVS 管认成普通二极管。第三最关键的是连接关系。原理图的核心信息不是画了什么符号而是谁连到谁。图片里两个引脚之间画了根线模型能看出来有线但很难可靠地提取出网络拓扑。所以正确的做法是不解析图片解析 EDA 文件本身。原理图文件无论是 AD 的 .SchDoc、还是立创 EDA 的工程文件本质上是结构化的元件、引脚、网络、连线都是数据对象。我们要做的是把这些结构化数据提取出来转换成 AI 能理解的语义表示。2.2 从 EDA 文件到语义图的转换步骤整个链路我拆成四步每一步都有坑。第一步文件解析。不同 EDA 工具的文件格式差异很大。AD 用的是 OLE 复合文档格式立创 EDA 用的是 JSON 结构。我的做法是先做一层抽象定义一套中间表示IR把不同格式统一成元件列表 网络列表 连接关系三张表。这一步不需要 AI纯工程活但决定了后面所有事情的上限。第二步网络拓扑构建。把每个网络上的所有引脚找出来构建成图结构。节点是引脚边是电气连接。这里要注意网络标签的传递性——原理图里经常用网络标签代替直接连线A 页的VCC_3V3和 B 页的VCC_3V3是同一个网络解析时必须合并。第三步功能块识别。这是 AI 介入的第一个点。把网络拓扑图切成若干功能子图识别出这是一个 LDO 电源电路这是一个晶振电路这是一个 RS485 收发电路。我的做法是用规则先做粗分类比如包含稳压芯片且输出有电容的大概率是电源再用小模型做细分类。第四步语义描述生成。把每个功能块转换成自然语言描述喂给大模型做分析。比如U3 是一颗 LDO输入 5V输出 3.3V输出端有 10uF 和 100nF 电容负载是 MCU 和传感器。# 网络拓扑构建的核心逻辑示意 def build_net_graph(schematic_ir): net_graph {} for net in schematic_ir.nets: pins [] for pin_ref in net.pin_refs: component schematic_ir.get_component(pin_ref.comp_id) pin component.get_pin(pin_ref.pin_name) pins.append({ comp: component.designator, pin: pin.name, type: pin.electrical_type # input/output/power/passive }) net_graph[net.name] pins return net_graph2.3 实测中发现的解析陷阱有几个坑我踩得比较深这里直接给结论。陷阱一电源网络的假连接。很多原理图里所有 GND 符号看起来是连在一起的但实际上是通过网络标签隐式连接的。如果你只按图形连线解析会漏掉大量连接。必须把网络标签当作一等公民处理。陷阱二多单元器件。一个运放芯片可能有 4 个单元分别画在原理图不同位置。解析时必须按器件单元组合识别否则会把同一个芯片的 4 个部分当成 4 个独立器件。陷阱三总线与位号。DATA[0..7]这种总线展开后是 8 根独立网络。AI 分析时如果按总线整体处理会丢失位序信息如果完全展开又会淹没在细节里。我的做法是保留总线语义但在需要时能下钻到具体位。提示解析阶段不要急着上 AI。先把结构化数据做干净AI 的效果上限完全取决于输入数据的质量。我见过太多项目在解析都没做对的情况下就急着调模型最后效果一塌糊涂还找不到原因。3. PCB 视觉理解从走线图形到工程意图的推断逻辑3.1 PCB 和原理图的本质区别原理图是逻辑视图PCB 是物理视图。这个区别决定了 AI 理解 PCB 的难度高一个量级。原理图里两个引脚连不连是明确的——有线就是连没线但有同名网络标签也是连。PCB 里两个焊盘之间有没有电气连接取决于铜箔是否连续。而铜箔的形状是任意多边形走线可以拐弯、可以换层、可以通过过孔。更麻烦的是PCB 上还有大量非电气信息丝印、阻焊、钢网、机械孔。AI 必须能区分这是信号走线和这是丝印装饰线。所以 PCB 的视觉理解核心是分层解析 几何计算 意图推断三步。3.2 分层解析把 PCB 拆成可理解的图层PCB 文件Gerber 或 EDA 原生格式本质上是多层二维图形的叠加。我的解析策略是按功能分层图层类型包含内容AI 关注点顶层/底层铜箔走线、焊盘、铺铜信号完整性、载流能力内层铜箔电源层、地层、信号层电源完整性、参考平面丝印层元件标号、极性标记可读性、装配错误阻焊层开窗区域焊接可靠性钻孔层过孔、安装孔机械配合、环宽机械层板框、拼板结构配合解析时铜箔层用多边形布尔运算提取走线中心线和宽度钻孔层提取孔位和孔径丝印层做文字识别。这些几何信息再和原理图的网络信息做关联——通过焊盘位置匹配把 PCB 上的每个焊盘对应到原理图的引脚。3.3 意图推断AI 怎么知道你在画什么这是整个系统最有意思的部分。同样一段走线在不同场景下意义完全不同。一根 10mil 宽的线如果是电源线可能太细如果是普通信号线完全够用。AI 必须结合上下文判断。我的推断逻辑分三层。第一层基于网络的意图。从原理图继承过来的网络名是强信号。VCC_3V3、GND、USB_DP、CAN_H这些命名直接暴露了网络用途。即使命名不规范也能从连接关系推断——连到 MCU 电源引脚的网络大概率是电源。第二层基于几何的意图。走线宽度、过孔数量、换层次数、是否等长、是否包地这些几何特征能反映设计者的意图。比如一对走线严格等长、间距恒定、有包地过孔那大概率是差分对或高速信号。第三层基于器件的意图。走线连接的器件类型也提供信息。连到 BMS 采样芯片的走线大概率是精密模拟信号对噪声敏感连到功率 MOS 的走线大概率是大电流路径对载流和散热敏感。# 意图推断的简化逻辑 def infer_trace_intent(trace, net_info, connected_components): intent {type: unknown, confidence: 0.0} # 网络名强信号 if any(kw in net_info.name.upper() for kw in [VCC, VDD, PWR]): intent {type: power, confidence: 0.9} elif any(kw in net_info.name.upper() for kw in [GND, VSS]): intent {type: ground, confidence: 0.95} elif any(kw in net_info.name.upper() for kw in [DP, DM, TX, RX, CLK]): intent {type: high_speed, confidence: 0.7} # 几何特征补充 if trace.width 6 and intent[type] power: intent[warning] 电源走线可能过细 return intent3.4 一个真实案例BMS 采样线的识别我之前做过一个 BMS 板子的分析。BMS 的电压采样线有个特点从电池正极经过分压电阻到采样芯片走线要尽量短、尽量远离功率路径、最好做差分或包地处理。AI 系统识别出这样一组走线从连接器出发经过一串电阻最终到一颗多通道 ADC 芯片。网络名是CELL_1到CELL_16。几何上这些走线宽度都是 8mil长度差异较大且有一段和功率 MOS 的走线平行距离超过 20mm。系统给出的提示是检测到 16 路电池采样线其中 CELL_7 到 CELL_10 的走线与功率路径平行距离较长建议增加间距或插入地线隔离以减少开关噪声耦合。这个提示不是 DRC 能给出的因为 DRC 只查间距规则不查和什么信号平行。注意意图推断的准确率高度依赖训练数据和规则库的覆盖度。我的经验是先把常见电路类型电源、晶振、复位、通信接口、采样的规则做扎实覆盖 80% 的日常场景剩下的长尾再慢慢补。不要一上来就追求通用智能。4. 把 AI 建议落到实处的交互设计什么时候提醒、怎么提醒4.1 提醒时机比提醒内容更重要一个设计辅助系统如果提醒太多用户会直接关掉提醒太少又没价值。我在这上面反复调了很多轮最后总结出一个原则在用户刚做完一个决策的时候提醒而不是在检查阶段提醒。什么意思比如用户刚拉完一根电源线这时候提醒这根线宽度可能不够是有效的因为用户脑子里还想着这根线改起来成本低。如果等用户画完整个板子再统一检查面对几十条警告用户根本不想改。具体实现上我用了三个触发点操作后延迟触发用户完成一次走线/放置操作后延迟 2 秒触发分析。延迟是为了避免用户连续操作时频繁打断。阶段性触发用户完成一个功能块比如画完整个电源部分后做一次汇总分析。手动触发用户主动点击检查按钮做全板分析。4.2 建议的呈现方式分级 可操作提醒内容我分了三档级别触发条件呈现方式示例提示可能有优化空间侧边栏灰色文字此去耦电容距离芯片较远建议靠近电源引脚警告可能影响功能侧边栏黄色高亮差分对长度差 15mil超过建议值 5mil严重大概率有问题弹窗 高亮定位电源网络 VCC_5V 走线宽度 6mil载流能力不足关键是每条建议都必须可操作。不要只说这里有问题要说这里有什么问题、为什么是问题、建议怎么改。比如不要只说过孔太小要说此过孔孔径 0.2mm环宽 0.15mm对于 1A 电流偏小建议孔径 0.3mm、环宽 0.2mm。4.3 避免狼来了误报控制策略误报是这类系统的头号杀手。我统计过如果误报率超过 30%用户就会开始忽略所有提醒。控制误报我用了几个策略。策略一置信度阈值。每条建议带一个置信度分数低于阈值的直接不显示。阈值根据建议级别调整——严重级别的阈值可以低一点宁可误报不可漏报提示级别的阈值要高宁可不报不可烦人。策略二上下文豁免。有些问题在特定上下文下是合理的。比如细走线在信号网络上完全正常只有在电源网络上才是问题。系统必须结合网络类型判断。策略三用户反馈闭环。每条建议旁边有有用/无用按钮用户的反馈用来调整规则权重。一个规则如果被连续标记为无用自动降权。// 建议过滤逻辑示意 function filterSuggestions(suggestions, context) { return suggestions.filter(s { // 置信度过滤 if (s.confidence getThreshold(s.level)) return false; // 上下文豁免 if (s.rule trace_width context.netType signal) return false; if (s.rule via_size context.current 0.5) return false; // 用户历史反馈 if (getRuleWeight(s.rule) 0.3) return false; return true; }); }4.4 和 EDA 工具的集成方式集成方式决定了用户的使用成本。我试过三种方案。方案一独立应用 文件监听。AI 系统作为独立进程运行监听 EDA 工程文件的保存事件每次保存后分析并弹出建议窗口。优点是实现简单、不依赖 EDA 的 API缺点是实时性差用户要切窗口。方案二EDA 插件。直接做成 EDA 的插件嵌入到工具栏和侧边栏。优点是体验好、实时性高缺点是要针对每个 EDA 工具单独开发AD、立创 EDA、KiCad 的插件体系完全不同。方案三混合方案。核心分析引擎独立运行通过本地接口和 EDA 插件通信。插件负责采集操作事件和展示建议引擎负责分析。这是我最终采用的方案兼顾了复用性和体验。提示如果你也想做类似工具建议从方案一开始验证核心价值确认 AI 建议真的有用之后再投入做插件集成。我见过太多项目在集成上花了大量时间结果核心分析能力没打磨好最后不了了之。5. 实测数据与踩坑记录这套系统到底靠不靠谱5.1 测试集与评估方法我用自己过去两年的 12 个真实项目做了回测涵盖 MCU 控制板、BMS 采样板、电源模块、通信接口板四类。评估方法是把 AI 给出的建议和资深工程师的人工 review 结果做对比统计命中率、误报率、漏报率。项目类型建议总数有效建议误报漏报有效命中率MCU 控制板473116866%BMS 采样板6348151276%电源模块38299676%通信接口板5235171067%合计200143573672%72% 的有效命中率说实话不算高但已经超过有用的临界点。关键是误报的 57 条里大部分是提示级别的用户扫一眼就能判断不会造成困扰。严重级别的误报只有 4 条这个数字可以接受。5.2 踩得最深的三个坑坑一把规则检查包装成AI 分析。项目初期我为了快速出效果把很多 DRC 能查的规则包装成 AI 建议。结果用户反馈这不就是 DRC 吗我自己会跑。教训是AI 的价值必须体现在 DRC 查不了的地方——意图理解、上下文判断、经验性建议。凡是能用确定性规则表达的就不要用 AI。坑二忽略了设计阶段的差异。同一个问题在布局阶段提醒和在布线阶段提醒效果完全不同。比如去耦电容要靠近芯片这个建议在布局阶段提醒用户会调整位置在布线阶段提醒用户已经没法改了。系统必须知道用户当前处于哪个设计阶段只提醒当前阶段能改的问题。坑三模型幻觉导致的错误建议。大模型有时候会一本正经地胡说八道。比如它可能建议这个电容应该用 100nF但实际上电路里已经有一个 100nF 了它没看到。解决办法是所有涉及具体数值的建议必须从解析出的数据里取不能让模型自由发挥。模型只负责判断这里可能有问题具体数值和建议由规则引擎生成。5.3 用户实际使用后的反馈我找了 5 位硬件工程师试用了一个月收集到的反馈比较真实。正面反馈集中在两点一是帮我发现了几个我确实忽略的问题比如一个工程师的板子上有个电源网络的过孔数量不够他之前没意识到二是新手友好一位刚入行的工程师说这个系统帮他建立了画板子要注意什么的认知。负面反馈主要是建议太多的时候会烦以及有些建议我知道但就是不想改。后者其实不是系统的问题是工程现实——有时候为了赶进度明知有问题也得先这样。系统能做的是把问题记下来而不是强迫用户改。6. 从看得见到看得懂下一步能扩展的方向6.1 从单板分析到多板协同现在的系统只能看单块板子。但实际项目里一块主板可能通过连接器连到多块子板信号跨板传输。下一步我想做的是跨板分析——把连接器两边的网络关联起来分析跨板信号的完整性。比如主板上的 SPI 信号经过连接器到子板连接器的引脚定义、走线长度、阻抗匹配都会影响信号质量。6.2 从设计辅助到设计生成看得见是第一步看得懂是第二步能生成是第三步。当系统积累了足够多的设计意图和对应实现方案后就可以尝试做半自动生成。比如用户说我要一个 5V 转 3.3V 的电源最大 1A 电流系统自动生成原理图并给出布局建议。这一步的难点不在生成而在验证——生成的设计必须经过严格的规则检查才能给用户。6.3 经验库的持续沉淀这套系统最有价值的资产不是模型而是积累的经验规则库。每一条规则背后都是一个真实的工程教训。我现在的做法是每次人工 review 发现一个 AI 没发现的问题就把它转化成一条新规则。规则库越丰富系统的价值越高。这个沉淀过程是长期的但也是最有护城河的。6.4 一个具体的扩展实验圆形 PCB 的拼板建议最近在做一个圆形 PCB 的项目发现圆形板子的拼板是个高频痛点。圆形板子怎么拼、工艺边怎么加、V-CUT 怎么走这些在标准矩形板子上不是问题在圆形板子上全是问题。我试着让系统识别板框形状如果是圆形或异形就触发专门的拼板建议规则。实测下来这个功能对做消费类电子的工程师特别有用因为他们的板子经常是圆形的。# 板框形状识别与拼板建议触发 def analyze_board_outline(outline_polygon): # 计算形状特征 area outline_polygon.area perimeter outline_polygon.perimeter circularity 4 * math.pi * area / (perimeter ** 2) if circularity 0.85: return { shape: circular, suggestion: 建议采用阵列拼板工艺边宽度不小于 5mm V-CUT 仅用于直线段圆弧段建议用邮票孔 } elif circularity 0.5: return { shape: irregular, suggestion: 异形板建议做桥连拼板注意桥连点强度 } return {shape: rectangular, suggestion: None}这套东西做下来我最大的体会是AI 在硬件设计里的价值不在于替代工程师而在于把那些老工程师觉得理所当然、新工程师完全不知道的隐性知识变成实时的、可操作的提示。它不需要 100% 准确只需要在关键时刻提醒你一下让你少返一次工这个价值就已经成立了。