我刚工作那会儿画PCB板上走线基本靠“经验”高速信号线就拉宽一点、走短一点总觉得线宽0.2mm稳得不行。直到有一块准备量产的板子在测试DDR和千兆网口时疯狂丢包示波器一看波形全是振铃老工程师当场把我叫到板边问了一句让我汗颜的话“这根线的特性阻抗到底是多少”我支支吾吾答不上来才开始认真补上PCB阻抗计算这门课。后来用Polar SI9000把单端50Ω和差分100Ω老老实实算了一遍才发现同样目标阻抗在不同叠层、不同铜厚、不同介质厚度下线宽可以从0.1mm变到0.35mm根本不是什么“看起来差不多”就能糊弄过去的。今天这篇文章就围绕SI9000、PCB阻抗计算、嘉立创四层板实战参数把我踩过坑之后总结出来的完整流程写清楚给正在画四层板、准备打样高速板的朋友一个可以直接照做的参考。1. 为什么“凭感觉画线”会在高速电路里翻车1.1 我踩过的那根“看起来一模一样”的线很多硬件工程师入门时都有过这个阶段原理图上的网络标号没错芯片电源纹波也测过没问题偏偏MCU和DDR之间的数据线就是不稳定换一块板子又好了。这种问题十有八九出在PCB上面的传输线阻抗不连续上。我之前做过一个双通道ADC采集板采样率并不算高只有几十Mbps当时觉得这种速率根本用不着算阻抗于是所有数据线统一按0.2mm线宽画间距也随便推。板子回来后单板功能测试都通过但是一旦接上长线电缆信号就开始乱跳眼图直接糊成一团。排查了半天才发现问题出在PCB上表层走线与参考层之间的介质厚度很薄0.2mm线宽对应的特性阻抗可能已经超过70Ω而接收端芯片内部是按50Ω设计的信号到了这里发生反射形成振铃和过冲噪声一大就误码。这次经历让我意识到一个很反直觉的事在PCB上看不见、摸不着的“特征阻抗”其实比铜箔宽度、走线长度更容易决定电路能不能正常工作。眼睛能看出来的只是线宽和形状而阻抗取决于叠层参数、介质厚度、铜厚、阻焊层等等一大堆肉眼看不出来的组合关系。1.2 特征阻抗的本质一条传输线的“固有性格”特征阻抗这个词听起来玄乎其实可以类比成水管对水流的“阻力特性”。如果一根水管粗细均匀、管壁材质一致那么水流在管子里受到的阻碍特性就是固定的同理一根PCB走线只要横截面结构一致、周围介质一致它对信号电流呈现的瞬时阻抗就是固定值这个值就叫特征阻抗单位是欧姆。这里要注意特征阻抗不是用万用表量出来的导线直流电阻它描述的是信号在传播过程中电压和电流的比值关系。信号边沿每前进一小段距离就会看到这一段走线的“瞬时阻抗”如果这个值从头到尾不变信号就觉得很顺畅如果中途变粗变细、换层、跨过参考平面缝隙瞬时阻抗突变信号就会反射一部分能量回源头反射信号叠加在原来波形上就形成了振铃和台阶。单端信号常用的目标阻抗是50ΩUSB、HDMI、PCIe这类高速差分信号常用90Ω或100Ω。这些数值往深了说涉及驱动能力、损耗平衡、测量标准往浅了说就是行业里约定俗成的匹配值。我们画板时要做的事很简单通过叠层和线宽、间距把实际走线阻抗控制到目标值附近误差一般控制在±10%以内。1.3 什么时候必须算阻抗什么时候可以偷懒也别把阻抗计算看成所有PCB的刚需。纯低频电路、模拟小信号、LED驱动、继电器控制这类板子线宽只要满足载流和工艺要求就够了强行算阻抗反而多此一举。但是下面这几类情况我要劝你别省这一步信号上升沿越快越需要算哪怕时钟频率不高只要边沿在纳秒级走线长度超过一定值就可能出反射问题DDR、USB、MIPI、HDMI、PCIe、以太网等带明确阻抗要求的接口必须算射频电路里50Ω几乎是无处不在天线馈线、滤波器匹配线都要算四层板及以上层数的板子叠层结构不再像双层板那么“透明”表层和参考层之间距离很薄线宽对阻抗极其敏感更得算。我自己现在的工作习惯是画板前先确定需要控制的阻抗网络然后花十分钟用SI9000把所有关键线宽算好而不是等布线时凭感觉慢慢调。这个顺序一旦固定下来后面返工率低非常多。2. SI9000上手前先把叠层和参数搞明白2.1 四层板的“夹心饼干”结构到底怎么分层很多新手拿到四层板叠层时只看板厚觉得“反正是1.6mm”根本不管内部怎么压合。但SI9000计算的时候第一件事就是要知道信号走线距离它旁边的参考平面到底有多远这个距离直接影响阻抗结果。四层板常见结构是TOP层走信号第二层做完整地平面第三层做电源平面或第二地平面第四层再走信号。中间填充的介质不是单一材料而是芯板Core和半固化片Prepreg交替压合而成的。信号层到参考层的距离有可能是半固化片厚度也有可能是芯板厚度具体取决于层叠方案。我用嘉立创四层板打样的时候最常用的一种叠层是TOP和BOTTOM走信号第二层是GND第三层是电源层间介质用的是常规FR-4材料。计算表层走线阻抗时只需要看TOP到GND之间的那段介质厚度计算内层走线阻抗时则需要看走线层到相邻参考层之间的介质厚度。换句话说如果你在第三层走线它的参考层是第二层还是第四层得看你在叠层设计里怎么定义。这里给新手一个建议别把“默认1.6mm板厚”当成阻抗设计依据你应该直接找板厂要叠层表和阻抗模板。嘉立创官网上有专门的叠层结构页面上面会标注各层之间的介质类型、厚度、介电常数这才是SI9000的标准输入。2.2 介电常数、介质厚度、铜厚、阻焊影响阻抗的四个变量SI9000界面里参数看起来多真正影响阻抗的变量就这几个。第一个是介质厚度H也就是信号层到参考层之间的距离。H越小相同线宽下阻抗越低如果目标阻抗固定H小就需要更细的线。这就解释了为什么四层板表层走线往往比双层板更细——因为四层板的TOP和L2之间的介质很薄同样的0.2mm线宽在双层板上可能正好50Ω到了四层板上就只剩40Ω了。第二个是介电常数ErFR-4板材的Er一般在4.0到4.8之间不同厂家、不同树脂含量会有差异。Er越高信号传播速度越慢单位长度电容越大相同线宽下阻抗越低。常规计算可以先按4.2到4.5设置但如果你做的是高频板材比如罗杰斯、Megtron6一定要用板材对应频率下的Dk值不能拿FR-4的参数硬套。第三个是铜厚T也就是走线截面铜箔厚度。外层成品铜厚1oz大约35μm内层一般也有1oz或0.5oz。铜箔越厚走线截面积越大单位长度电容也越大阻抗会下降。所以同样50Ω目标1oz铜厚和0.5oz铜厚算出来的线宽肯定不一样。第四个很多人会忽略就是阻焊层。表层走线上面覆盖的绿色油墨虽然只有十几微米但它介电常数大概在3.5左右覆盖在走线上会让阻抗降低一两个欧姆甚至更多。SI9000里有专门包含阻焊层的模型如果板子要求比较严建议选带Solder Mask的模型来计算。2.3 嘉立创四层板叠层资料怎么查附常用速查嘉立创的叠层信息在官网“技术资料”里面能找到下单页面有时也会提供选项。不同时间、不同工艺模板的叠层会有微调所以我通常的做法是打样前先把当前批次参数截下来存好之后算阻抗高频度复用。我把我自己用得比较顺手的参数组合整理成了一个速查表适合当SI9000初值但请一定记住这只是一组可用的参考起点不是标准工艺承诺值。不同时期下单介质厚度和Er可能有小范围波动最终要以板厂的叠层文档或阻抗计算书为准。叠层参考模板表层到参考层厚度H介电常数Er成品铜厚T目标50Ω单端线宽目标100Ω差分线宽/间距常见四层板模板A0.1mm4.21oz 35μm约0.15mm0.12mm / 0.10mm常见四层板模板B0.08mm4.21oz 35μm约0.13mm0.10mm / 0.12mm内层带状线参考上下各0.2mm4.21oz 35μm约0.20mm需要SI9000现场核接下来在第三节、第五节里我会把我实际跑SI9000的完整步骤写出来你直接照着一遍就能算出来。3. 用SI9000计算单端50Ω走线一步步实操3.1 选对计算模型表面微带线 vs 带状线Polar SI9000和其他阻抗计算工具一样第一步不是填数字而是选计算模型。很多新手上来就选“Surface Microstrip”然后发现算出来的线宽偏大或偏小半天不知道原因其实就是模型选错了。SI9000模型库里最常见的几个模型Surface Microstrip走线在最外层参考平面在下方上方是空气或阻焊层这是四层板表层走线最常用的模型Edge-coupled Surface Microstrip表层差分走线模型里面有W、S、H、T等参数用来算USB、HDMI这类差分阻抗Asymmetric Edge-coupled Stripline非对称带状线走线在内层上下都有一个参考平面但上下介质厚度不一样Offset Stripline内层带状线走线居于两个参考层之间有时因为上下介质厚度不同而做对称或非对称处理。我计算嘉立创四层板表层信号的时候基本只用Surface Microstrip和Edge-coupled Surface Microstrip这两种。因为四层板的第三层往往是电源平面但第二层是完整地平面表层信号优先参考第二层地平面不会去看第三层。如果你在一个内层比如第三层走线参考层可能是第二层或第四层那就不能用Surface Microstrip得用Stripline系列模型。新手容易犯的错误是把所有走线都按表层微带线去算结果内层线宽严重偏差。3.2 输入参数跑结果线宽不对就调这四个值下面我们实际跑一个单端50Ω的例子。假设嘉立创四层板叠层参数为表层到L2参考层厚度H0.1mm介电常数Er4.2表层铜厚T35μm阻焊层厚度C0.01mm目标阻抗50Ω。我打开SI9000后按以下顺序操作选择Surface Microstrip模型把Units切换成mm方便和PCB设计软件统一在H输入0.1Er输入4.2T输入0.035C输入0.01目标阻抗Z0填50点击“Calculate”按钮让工具反推线宽W。启动计算后SI9000会给出一个线宽结果。按我上面这组参数出来的W通常在0.14到0.16mm之间取整建议选0.15mm。这个值和我手动用经验公式估算的结果很接近也符合我们现在打样四层板表层50Ω走线常见的0.15mm线宽水平。如果你算出来的线宽明显偏高或偏低不要硬改目标阻抗而是先检查这四个参数H是不是搞错了表层到参考层之间不是板厚是介质厚度Er是不是用了4.6甚至更高普通FR-4选4.2到4.5不会有太大偏差T是不是按成品铜厚填的外层铜厚还要考虑电镀加厚有些厂家会在底铜基础上增加十几微米是不是忘了勾选阻焊层有时候光一个C参数就能让线宽差出0.02mm。跑出来只是一个“静态结果”不等于画板就万无一失。因为SI9000假设的是无限宽参考平面和均匀介质而实际PCB上走线两侧可能有铺铜、过孔、焊盘、阻焊桥这些局部不连续都会改变实际阻抗。所以我会把SI9000算出来的线宽当作标称值然后在板框规则里留出微调余地比如线宽允许±10%偏差。3.3 从SI9000回到PCB画板工具把线宽写进规则算完线宽之后下一步是把结果落到PCB设计工具里。不管你是用嘉立创EDA还是Altium Designer方法都一样新建一个网络规则或类规则把这些阻抗网络单独约束起来。我在嘉立创EDA专业版里是这样设置的新建“阻抗50”规则应用到DDR数据线、射频走线这类网络线宽设置为0.15mm最小0.14mm最大0.16mm差分对规则单独设置把线宽和间距绑定。在Altium Designer里则可以用一个Class把所有需要做50Ω控制的网络归进去然后在Routing Width规则里限制这个Class的线宽。这样做的好处是布线时只要按规则走DRC就能自动检查有没有线宽超差不用自己一条条去数。有的朋友习惯在画线时临时Tab改线宽画完再看报告这也不是不行但高速信号线多了以后很容易漏。规则驱动的好处是哪怕你画到半夜眼睛花了DRC还会帮你盯着。4. 差分阻抗100Ω计算与布线细节4.1 差分模型怎么选Edge-coupled Surface Microstrip差分信号是USB 2.0、USB 3.0、HDMI、以太网、RS422里非常常见的传输方式。差分阻抗计算和单端不太一样需要同时考虑单根线的阻抗和两根线之间的耦合程度因此模型也变成一对耦合线。对于四层板表层差分走线SI9000里对应的模型是Edge-coupled Surface Microstrip。这个模型里有四个关键参数W单根走线宽度S同一对差分线之间的间距H走线到参考平面的介质厚度T铜厚。我算100Ω差分目标时先固定H和T然后分别给定W和S让工具输出差分阻抗Zdiff和单端阻抗Z0。通过调整W和S的组合使Zdiff落在100Ω附近即可。需要注意的是差分阻抗并不等于单端阻抗的两倍。因为差分线之间存在电磁耦合两根线靠近时整体看到的阻抗会低于“两根独立线相加”的值。这就是为什么你不能把两根50Ω的单端线直接拉在一起当100Ω差分用——它们一旦靠近阻抗就往下掉。4.2 线宽、间距、耦合差分设计的三角关系差分设计中存在一个“三角关系”线宽W决定单根线的基准阻抗间距S决定耦合强弱介质厚度H决定整体阻抗的绝对值。还是以之前提到的那组四层板参数为例H0.1mmEr4.2T35μm我一般会设W0.12mmS0.10mm作为初值去跑。用Edge-coupled Surface Microstrip模型计算Zdiff会落在98Ω到100Ω附近基本满足±10%要求。如果仿真出来偏低了就把S拉大一点让两根线之间的耦合减弱差分阻抗会上升如果偏高了反过来减小S或者把W加大一点。我自己的做法是先固定W然后微调S把Zdiff做到目标值附近再看单端阻抗是否在一个合理范围内。只要单端阻抗不低于40Ω、不高于70Ω一般都不会出现太离谱的共模问题。这里有一个新手特别容易犯的错误以为差分线间距越小越好于是把S设成0.08mm甚至0.06mm。但间距太小时PCB制造误差对阻抗的影响会被放大而且对内串扰也会增加。常规四层板工艺条件下表层差分间距做到0.1mm以上是比较稳妥的。4.3 等长不是终点紧耦合还是松耦合怎么选很多人画差分线只盯两个指标线宽和等长。等长当然重要但还有一件事容易被忽视你到底想要紧耦合还是松耦合。紧耦合的意思是差分线间距S相对较小两根线主要靠彼此耦合传输信号松耦合是间距拉得很大两根线基本独立阻抗主要由单根线宽度决定。SI9000算出来的差分阻抗实际上是在不断平衡线宽和线距这两个变量没有绝对唯一的答案。我通常对高速接口会适当做紧耦合设计S控制在1倍到2倍线宽之间这样抗共模干扰能力更好对外辐射也小一点。但要注意紧耦合并不代表差分对之间的间距必须一样大整段走线的S要保持一致否则从紧耦合区域到松耦合区域会出现阻抗突变这比轻微的等长误差更致命。还有一点是等长方式。很多人在BGA扇出区域用“波浪形”绕线补偿等长结果绕出来的区域线距忽大忽小SI9000里设好的S被破坏了。正确做法是尽量在宽阔区域做等长补偿并且补偿段的S和正常走线段保持一致。如果实在绕不开至少要把等长区域的差分阻抗单独复核一遍。5. 嘉立创四层板实战参数与下单避坑5.1 我的阻抗计算参数表可直接用作初值在这里我把最近几个四层板项目里用过的参数汇总一下。要说明的是以下参数是我根据自己的打样批次和SI9000计算记录整理的目的是让你有一个起点不是让所有人直接照搬不问板厂。打样前务必到嘉立创官网或下单页面确认当期叠层参数尤其是H和Er。位置目标阻抗介质厚度HEr铜厚T常用W/S说明表层单端50Ω0.10mm4.235μmW0.15mm对应常见四层板表层参考GND表层差分100Ω0.10mm4.235μmW0.12mm, S0.10mmUSB/DDR/以太网可作起点内层单端50Ω参考层间距0.2mm4.235μmW0.20mm到0.22mm带状线模型计算更准内层差分100Ω参考层间距0.2mm4.235μmW0.13mm, S0.15mm需要Stripline模型复核这张表里表层参数是我用得频率最高的。做USB 2.0的时候我更喜欢把100Ω差分线设为线宽0.12mm、间距0.10mm因为USB 2.0对阻抗精度要求不算极端这个组合既好布线也好加工。做HDMI或千兆网口时我会把差分线再稍微加宽一点保证损耗和回流特性更好。5.2 下单时选择阻抗工艺的注意事项如果你只是自己画板自己调试不打算让板厂专门做阻抗控制那直接按SI9000算好的线宽下单即可板厂默认会在普通工艺误差范围内加工。但如果你这批板子要做批量量产或者需要保证每个批次的一致性那我建议在嘉立创下单时选择“阻抗控制”相关工艺。选择阻抗工艺时要重点确认三件事确认你的目标阻抗列表把50Ω、100Ω这些网络名称和位置写清楚最好提供一份阻抗叠层示意图确认板厂的参考层和介质厚度与你SI9000里设的一致如果板厂实际压合材料的H、Er不同你的线宽可能要重新计算确认板厂的最小线宽、最小线距能力比如你算出来差分线宽0.10mm、间距0.08mm虽然嘉立创工艺可以做到但越接近加工极限成品阻抗偏差会越大风险也越高。如果把阻抗控制交给板厂处理板厂会反馈一份阻抗计算书里面会标明他们实际采用的线宽线距。这时候一定要把计算书和你的SI9000结果对照一遍如果差异明显以板厂实际工艺为准回过来改PCB里的走线规则。还有一个容易被忽略的问题表层阻焊的颜色也会轻微影响阻抗。白色油墨和绿色油墨的介电特性略有差异有些板厂会针对不同油墨颜色分别建阻抗模型。如果你对阻抗一致性要求很高下单时尽量固定一种阻焊颜色不要这批次绿色下批次黑色否则同一版图可能阻抗差出1到2Ω。5.3 三个容易被忽略的“隐藏阻抗”除了走线本身PCB上还有几个地方会产生“隐藏阻抗”SI9000没法直接算它们但实际效果非常明显。第一个是过孔。一个通孔在高速信号路径上会带来容性寄生等效阻抗偏低特别是过孔残桩长的时候信号会在孔里来回反射。四层板上如果信号从顶层换到内层尽量缩短过孔换层路径别让信号再绕到没有参考平面的角落。对于10Gbps以上的高速信号还可以用背钻工艺把多余的过孔铜管去掉。第二个是参考平面的完整性。如果第二层GND被分割成几块或者有的区域铺了其他网络信号回流电流就必须绕道等效于走线下方出现了一个大缝隙阻抗会突变。我在嘉立创EDA里画四层板时习惯把第二层尽量铺成完整地第三层才做电源分割目的就是给高速信号留一个干净的回流平面。第三个是走线拐角和焊盘。直角拐角在信号眼里等于突然加宽了一截线阻抗变低焊盘如果比走线宽很多也会形成容性突变。对射频线或超高斜率信号我通常会加一个45度倒角或圆弧过渡并且在焊盘附近做阻抗补偿让整段走线的平均阻抗尽量平稳。说完这些我再分享一个个人习惯每次算完SI9000我都会把参数和线宽记录保存下来做成一个按板厂叠层方向归档的本地表格。下次类似层板、类似接口直接用省得重复查资料。试过几次之后你会发现阻抗计算这个环节熟练了整个高速PCB设计的返工率能降一半以上。希望这篇实战记录能帮你从“凭感觉画线”顺利切换到“按数据画线”。