1. 先搞清楚No convergence到底在报什么1.1 这个报错不是仿真崩了而是求解器在跟你谈判很多人第一次在ADE L里看到满屏的No convergence就头皮发麻第一反应是电路画错了。其实绝大多数情况下电路拓扑本身没问题问题出在直流工作点求解这一步。SPICE类仿真器在跑DC分析时本质上是在解一组非线性代数方程求解器用的是牛顿-拉夫逊迭代先猜一个初始解然后不断修正直到相邻两次迭代的误差小于设定容差。如果迭代了默认次数Cadence里通常是几十到上百次还没收敛它就放弃并抛出这个报错。打个比方这就像你在一个山谷里蒙着眼睛找最低点。地形平缓的时候你走几步就到了但如果地形崎岖、有悬崖或者多个坑你可能一直在两个点之间来回跳永远到不了底。No convergence就是求解器告诉你我跳累了找不到底。所以调优的核心思路不是改电路而是帮求解器找到一条更容易走的下坡路。理解这一点后面的所有操作你都能想明白为什么。1.2 收敛失败和收敛但结果不对是两码事这里要区分两个概念新手特别容易混。No convergence是求解器根本没解出来仿真直接中断你看不到任何波形。而另一种情况是仿真跑完了但波形明显不合理比如电流大得离谱、电压卡在电源轨上那叫假收敛或者收敛到错误解处理思路完全不同。本文只针对前者。判断方法很简单看ADE L的log窗口如果最后一行是No convergence in DC analysis或者DC solution failed那就是本文要解决的问题。如果是Convergence achieved但波形诡异那得去查模型参数和初始条件不在今天的讨论范围。1.3 为什么偏偏是DC分析最容易出问题AC、TRAN这些分析其实都依赖DC工作点。仿真器跑AC之前会先算DC跑TRAN之前也会先算DC作为初始条件。所以DC不收敛后面全都跑不了。而DC之所以最难收敛是因为它要求解的是纯静态的非线性方程没有任何时间演化的平滑作用。TRAN分析里电容电感会起到缓冲作用让状态变量平滑过渡DC没有这个福利所有节点必须同时满足KCL和KVL难度自然最高。理解了这一点你就知道为什么下面要讲的技巧里很多都是围绕给求解器一个更好的起点和降低迭代难度来展开的。2. 动手之前先定位是哪个节点在捣乱2.1 打开 convergence aid 日志别盲目调参数很多人一上来就去改reltol、abstol这些全局参数这是典型的广撒网打法效率极低。正确做法是先让仿真器告诉你具体是哪个节点、哪个器件收敛不了。在ADE L里找到Simulation菜单下的Options再进Analog选项卡勾选Convergence Aids里的Show convergence details或者类似选项不同版本叫法略有差异有的在DC子菜单里。重新跑一次仿真log里会打印出每次迭代的节点电压变化量以及最终卡住的那个节点名。我实测下来90%的收敛问题集中在三类节点高阻抗节点比如电流镜的栅极、运放的中间级、浮空节点没有直流通路的节点、强反馈环路节点正反馈或深度负反馈的临界点。知道是哪一类对策就有的放矢了。2.2 用节点电压初值喂一个合理起点定位到问题节点后最直接的一招是手动给它一个初始电压。在ADE L的Simulation→Convergence Aids→Node Set里可以指定某个节点在DC分析开始时的初始值。比如你怀疑某个运放输出卡在中间态可以把它设成电源电压的一半。这个操作的原理是牛顿迭代对初值极其敏感。如果初值离真实解很近可能两三次迭代就收敛如果初值离谱迭代就会在解空间里乱撞。Node Set相当于给求解器一个提示告诉它往这个方向找。注意Node Set只是初始猜测不是强制约束。如果设的值和电路实际解差太远反而可能拖慢收敛。建议先根据电路原理估算一个合理值比如分压点就按电阻分压算偏置点就按电流乘电阻估。2.3 Nodeset和Initial Condition的区别别用错这两个功能经常被搞混。Node Set是软提示求解器可以偏离它Initial ConditionIC是硬约束在DC分析里会强制把节点钉在那个电压上相当于加了一个理想电压源。用IC的后果是如果这个电压和电路自洽解不一致你会得到一个物理上不成立的解后续分析全错。我的经验是DC收敛问题优先用Node Set实在不行再考虑IC而且用IC之后一定要检查解的自洽性。比如你给某个节点设了IC跑完看该节点的实际电流是否为零KCL是否满足不满足就说明IC用错了。3. ADE L里那些真正管用的收敛参数3.1 reltol和abstol精度换收敛的经典权衡这两个是SPICE的全局精度参数。reltol是相对容差默认1e-3abstol是绝对电流容差默认1e-12。收敛判据是节点电压变化量 reltol × 电压量级 某个绝对项电流同理。把它们放宽比如reltol改成1e-2abstol改成1e-9收敛会明显容易。代价是精度下降。对于只是想让仿真先跑起来看看趋势的场景这招很有效。但如果是做高精度DC特性分析比如失调电压、增益放宽太多会导致结果不可信。我的建议是先用宽松参数跑通确认电路逻辑没问题再逐步收紧参数重跑。这样既能看到结果又能保证最终精度。具体操作在Simulation→Options→Analog里改或者在网表里加.option reltol1e-2 abstol1e-9。3.2 gmin stepping给求解器搭台阶gmin是SPICE里一个很巧妙的设计。它在每个节点对地之间并联一个极大的电阻电导gmin默认1e-12。这个电阻大到几乎不影响正常电路但能给浮空节点提供一条直流通路避免矩阵奇异。gmin stepping的思路是先从一个较大的gmin比如1e-3开始算这时候电路被软化了容易收敛然后逐步减小gmin每次用上一次的解作为初值直到gmin降到目标值。相当于把一个大难题拆成一系列小难题逐个击破。在ADE L里这个功能通常在Convergence Aids里勾选gmin stepping并设置起始gmin和步数。我一般设起始1e-3步数10左右。实测对含浮空节点的电路效果拔群。3.3 source stepping从零电源慢慢加上去source stepping是另一个经典策略先把所有独立源设为0这时候电路是线性的全是无源器件必然收敛然后按比例逐步把电源加到额定值每步用上一步的解做初值。这招对付强非线性电路特别有效比如含二极管、BJT、MOS开关的电路。因为这些器件的非线性在电源从0慢慢加上去的过程中是渐变的求解器能一路跟过去。如果一上来就满电源非线性突变求解器容易懵。ADE L里同样在Convergence Aids里勾选设置步数。步数越多越稳但越慢。我一般设20到50步视电路复杂度调整。3.4 参数对比与选用建议参数/方法作用机制适用场景代价reltol/abstol放宽降低收敛判据快速验证、趋势分析精度下降Node Set提供初值提示高阻抗、中间态节点需合理估算gmin stepping软化电路逐步逼近浮空节点、矩阵奇异增加迭代次数source stepping电源从零渐变强非线性电路仿真时间变长Initial Condition强制节点电压极端情况兜底可能得到非物理解这张表建议存下来遇到问题按顺序试先Node Set再gmin stepping再source stepping最后才动reltol。这个顺序是我踩了无数次坑总结出来的从最不影响结果到最影响结果排列。4. 那些参数解决不了的硬骨头怎么啃4.1 正反馈环路的收敛陷阱有些电路本身存在正反馈比如施密特触发器、锁存器、带迟滞的比较器。这类电路在DC分析里天然有多个稳定解求解器可能在不同解之间反复横跳永远不收敛。对付这种必须用Node Set或IC把电路推到你想分析的那个状态。比如施密特触发器你想分析高电平输出状态就把输出节点设成接近VDD的初值想分析低电平状态就设成接近GND。不指定的话求解器不知道你要哪个解就会卡住。这里有个经验正反馈电路的DC分析不要指望它自动收敛到某个解一定要显式指定。这是电路本身的数学性质决定的不是仿真器的问题。4.2 高增益运放中间级的数值病态两级运放的第二级栅极节点阻抗极高栅极几乎不取电流同时又被第一级的输出驱动。这种节点在数值上非常病态电压稍微变一点电流变化极小求解器很难判断是否收敛。处理办法有两个。一是用Node Set给这个节点一个合理初值通常设成第二级MOS的阈值电压加上一点过驱动。二是在这个节点对地加一个极大的电阻比如1e12欧姆人为给它一条直流通路。后者虽然改变了电路但1e12的电阻对正常工作的影响可以忽略却能显著改善收敛性。我通常优先用Node Set因为它不改变电路。只有在Node Set无效时才考虑加虚拟电阻而且加完之后会对比加与不加的仿真结果确认差异在可接受范围内。4.3 模型本身的问题别忽略器件参数有时候收敛问题和你的电路设计无关而是器件模型的问题。比如某个MOS模型在高Vds下gm曲线不连续或者某个BJT模型的寄生参数导致数值震荡。这种情况调收敛参数是治标不治本。判断方法把可疑器件替换成理想模型比如用behavioral source代替如果收敛了那就是模型问题。解决办法是换模型库、调整模型参数或者联系模型提供方。我遇到过几次是工艺库版本和仿真器版本不匹配导致的换回匹配版本就好了。5. 一套可复现的排查流程5.1 从报错到收敛的完整操作链路把前面的内容串起来形成一套标准流程。下次再遇到No convergence按这个顺序走看log定位节点打开convergence details找到卡住的节点名和器件。判断节点类型是高阻抗、浮空、还是反馈节点不同类型对策不同。加Node Set给问题节点一个基于电路原理估算的初值重跑。开gmin stepping如果还不行勾选gmin stepping起始1e-3步数10。开source stepping再不行加source stepping步数20-50。放宽reltol/abstol作为临时手段先跑通看结果。检查模型和拓扑以上都无效怀疑模型或电路本身有问题。这个流程我用了好几年95%以上的收敛问题在前四步就能解决。剩下的5%要么是模型问题要么是电路真有错。5.2 每一步的验证方法和回退策略调参数最怕的是改了之后收敛了但不知道是不是改对了。所以每改一步都要验证。加Node Set后看log里迭代次数是否明显减少。如果从上百次降到十几次说明初值给对了。如果迭代次数没变甚至更多说明初值估错了要重新估。开gmin stepping后看最终gmin是否降到了目标值。如果中途就停了说明某一步还是没收敛需要增加步数或调整起始gmin。放宽reltol后一定要用收紧的参数再跑一次对比结果。如果两次结果差异很大说明宽松参数下的解不可信得回去继续调其他参数。提示每次只改一个参数改完记录结果。同时改多个参数收敛了你也不知道是哪个起了作用下次遇到同样问题还是不会。5.3 把调好的设置保存成模板ADE L允许把仿真设置保存成state或者setup文件。调好一套收敛参数后存下来下次新电路可以直接加载作为起点。我一般会存两套一套严格模式精度优先一套宽松模式速度优先根据任务切换。保存方法在ADE L里File→Save State选好要保存的选项包括convergence aids设置。下次File→Load State加载即可。这个习惯能省下大量重复调参的时间。6. 几个容易被忽略的细节和我的实操心得6.1 温度扫描和corners分析里的收敛问题做温度扫描-40到125度或者工艺角分析时经常在某些极端条件下不收敛。这时候不要每个温度点单独调而是先用Nominal条件调好一套参数然后把这套参数应用到所有corner。因为收敛问题的本质是数值方法不是电路逻辑一套好的数值设置通常能覆盖大部分corner。如果某个极端corner还是不收敛再针对那个corner单独放宽参数。我一般会在温度扫描的setup里把收敛参数设得比单点分析更宽松一些因为扫描本身对精度要求没那么高。6.2 别在收敛参数上过度优化新手容易陷入一个误区花大量时间把收敛参数调到极致追求迭代次数最少。其实没必要。收敛参数的目标是稳定跑通不是跑得最快。只要仿真能在合理时间内完成参数稍微宽松一点完全没问题。我见过有人为了省几秒仿真时间把reltol调到1e-1结果波形完全不可信白忙一场。精度和速度的平衡点取决于你的分析目的。看趋势可以宽松做特性提取必须严格。6.3 版本差异不同Cadence版本的菜单路径Cadence Virtuoso的版本更新很频繁ADE L的菜单路径在不同版本里会有差异。比如老版本Convergence Aids在Simulation→Options下新版本可能挪到了Simulation→Convergence里。IC6.1和ICADV的布局也不一样。遇到找不到选项的情况直接用ADE L的搜索功能通常是菜单栏的放大镜图标搜convergence或gmin能快速定位。另外很多设置其实可以直接在网表里写.option语句比找菜单更可靠版本兼容性也更好。6.4 一个真实案例电流镜偏置电路的收敛修复最后分享一个我最近处理的案例。一个带cascode的电流镜偏置电路DC分析死活不收敛。log显示卡在cascode管的中间节点。分析这个节点是高阻抗节点同时被上下两个管子驱动数值上很敏感。我先用Node Set给它设了一个基于Vgs估算的初值迭代次数从200多降到30但还是不收敛。然后开gmin stepping起始1e-3步数10收敛了。最终结果和手算的偏置电流误差在2%以内可接受。这个案例说明单一手段往往不够组合使用才是常态。Node Set解决起点问题gmin stepping解决路径问题两者配合大部分硬骨头都能啃下来。调收敛这件事说到底是对求解器行为的理解加上对电路原理的把握。参数是死的电路是活的多跑多试手感自然就来了。