1. 项目概述为什么时钟与中断是双核MCU的“心跳”与“神经”在工业电机驱动、数字电源或者新能源变流器这类对实时性和可靠性要求极高的应用里微控制器MCU的稳定运行是底线。你可以把MCU想象成一个高速运转的精密工厂系统时钟就是这个工厂的“心跳”和“节拍器”它决定了流水线上每一个工序指令执行、外设通信的精确时序。一旦心跳紊乱或停止整个工厂就会陷入混乱甚至瘫痪。而中断机制则是工厂的“神经系统”和“紧急报警按钮”它能让流水线瞬间暂停手头工作优先处理更紧急的事件比如过流保护、通讯请求处理完再无缝衔接回去。对于TMS320F2837xD这类双核C2000 MCU来说这套“心跳”与“神经”系统更为复杂因为它需要协调两个独立的大脑CPU1和CPU2协同工作同时还要确保在严苛的工业环境下即使遭遇干扰或硬件故障系统也能“体面地”降级运行或安全停机而不是直接“死机”。本文要拆解的正是F2837xD这颗芯片在时钟与中断安全设计上的“硬核”细节。我们不止看手册上写了什么更要弄懂它为什么这么设计以及我们在实际编程中该如何配置、如何避坑。从ePIE中断向量表的硬件冗余校验到NMI看门狗的超时管理再到带ECC/奇偶校验的内存保护最后是那个支持多路时钟源和PLL的复杂时钟树。这些机制共同构筑了系统功能安全的基石。对于从事电机控制、数字电源、汽车电子的工程师而言吃透这些机制意味着你能设计出更鲁棒、更可靠的产品在面对突发故障时你的系统能“优雅地”处理错误而不是“轰然倒塌”。2. 核心机制深度解析从冗余校验到错误防护2.1 ePIE中断向量表的硬件“双保险”校验在C28x内核架构中外设中断扩展模块ePIE负责管理海量的外设中断将其映射到有限的CPU中断线上。F2837xD为每个CPU的ePIE模块都配备了一份堪称“强迫症”级别的安全设计双重向量表。2.1.1 主向量表与冗余向量表芯片在内存空间中映射了两份完全相同的ePIE中断向量表主向量表位于地址0x0000 0D00至0x0000 0EFF。冗余向量表位于地址0x1000 0D00至0x1000 0EFF。这两份表在物理上可能是不同的存储单元。其访问规则设计得非常巧妙数据写入主表当你向主向量表0xD00区域写入一个中断服务程序ISR的入口地址时硬件会自动同步写入到冗余向量表的对应位置。这是一次写操作更新两份数据保证了初始状态的一致性。数据写入冗余表如果直接向冗余向量表0x1000D00区域写入则只更新冗余表本身。这个设计通常用于恢复或特殊调试场景。向量获取关键操作当CPU响应一个中断需要从ePIE获取对应的ISR入口地址即“取向量”时硬件会同时从主向量表和冗余向量表中读取数据。数据读取软件可以独立读取主表或冗余表的内容用于诊断或验证。2.1.2 硬件比较与错误处理取向量时的“同时读取”是关键。硬件会实时比较从两份表中读出的数据。如果两者一致则将该正确的向量地址提交给CPU的程序控制器中断响应正常进行。这个比较操作是硬件完成的不消耗额外的CPU时钟周期对实时性零影响。如果比较发现不匹配说明至少有一份向量表的数据发生了损坏可能是SRAM的软错误、程序跑飞误写等。此时硬件会立即触发一系列严重的错误处理流程优先级极高执行错误处理程序硬件首先检查PIEVERRADDR寄存器。这个寄存器每个CPU独立一份CPU1.PIEVERRADDR和CPU2.PIEVERRADDR。如果该寄存器为默认值0x3FFFFF即用户未初始化则CPU会跳转到默认的错误处理程序地址是0x3FFFBE。这个地址通常指向一个无限循环或安全状态函数。如果用户事先将一个自定义的错误处理函数地址写入了PIEVERRADDR那么CPU将转而执行这个用户自定义的错误处理程序。这给了工程师极大的灵活性可以在向量表损坏时尝试记录错误信息、切换备份算法或进入安全状态。触发硬件保护硬件会自动产生一个EPWM的Trip信号通过TRIPIN15这个通道强制将所有ePWM模块的输出置为安全状态通常是高阻或固定电平。这对于电机和电源控制至关重要能在软件可能已不可靠的情况下通过硬件快速关断功率管防止炸机。向对侧CPU发送NMI如果当前发生不匹配的操作是在取NMI不可屏蔽中断的向量时硬件还会向另一个CPU的NMI看门狗CPUx.NMIWD发送一个NMI信号。这是一个跨核的严重错误通知机制告知伙伴“我这里出了大问题”。实操心得这个机制意味着在系统初始化阶段必须尽早、且正确地初始化ePIE向量表。通常的做法是在初始化所有外设之前先配置ePIE。并且强烈建议在初始化完成后通过一个简单的校验和或循环冗余校验CRC函数对比主备两份向量表的关键区域确保数据写入无误。对于安全要求极高的应用可以考虑定期在后台任务中执行这种校验。2.2 NMI看门狗最后的“守夜人”不可屏蔽中断NMI是最高优先级的中断连全局中断使能GIE位都无法关闭它。F2837xD的每个CPU都有一个专用的NMI看门狗NMIWD。2.2.1 工作原理你可以为每个NMIWD设置一个超时周期通过NMIWDCNT等寄存器。一旦使能这个看门狗就开始倒计时。CPU必须在周期结束前通过向特定寄存器如NMIWDPRD写入密钥值来“喂狗”以复位计时器。如果超时未喂狗NMIWD不会像普通看门狗那样直接复位芯片而是会触发一个本CPU的NMI中断。2.2.2 设计意图与使用场景这设计非常巧妙。普通看门狗超时直接复位是一种“粗暴”但有效的恢复手段。而NMI看门狗超时触发NMI则给了系统一个“最后补救”的机会。在NMI服务程序中你可以尝试保存关键运行数据和错误现场。进行更细致的诊断判断是某个任务卡死还是系统整体紊乱。尝试恢复或切换到备份控制流程。如果判断无法恢复再主动触发软件复位或安全关机。2.2.3 与ePIE向量错误的联动如前所述当ePIE向量获取发生错误时也可能触发对侧CPU的NMI。这时收到NMI的CPU就需要在它的NMI服务程序里判断这个NMI是来自自己的看门狗超时还是伙伴CPU发来的“求救信号”这需要通过查询NMIWD模块中的中断标志位如NMIINTFLG来区分。注意事项NMI服务程序本身必须极其精简、高效、可靠。因为它是在系统可能已经不正常的情况下运行的。避免在NMI服务程序中调用复杂的库函数、进行浮点运算或动态内存分配。它的核心任务应该是记录状态、决策并触发安全操作。同时要确保NMI的向量地址正确无误否则会陷入“向量错误触发NMINMI向量又错误”的死循环。2.3 ECC与奇偶校验内存的“自愈”与“报警”能力内存RAM和Flash是程序运行的舞台其数据完整性直接关系到系统稳定性。F2837xD针对不同的内存块采用了ECC错误纠正码和奇偶校验两种保护机制。2.3.1 ECC保护的内存如LS RAM, GS RAMECC能检测并自动纠正单比特错误。当硬件检测到某个内存单元发生单比特翻转时宇宙射线、电磁干扰等可能导致会在数据送入CPU前自动修正整个过程对软件透明。同时一个错误计数器会被递增。错误阈值中断你可以配置一个错误计数阈值例如10次。当单比特错误累积达到此阈值时硬件会向对应CPU产生一个可屏蔽中断。这提示你虽然错误被自动纠正了但该内存区域可能正在经历持续的干扰或存在潜在的硬件老化问题需要关注。双比特错误触发NMIECC无法纠正双比特或多比特错误。一旦发生硬件会直接向对应的CPU触发一个NMI。这是一个严重错误信号表明内存数据已不可信系统必须立即采取应对措施如使用备份数据、安全停机。2.3.2 奇偶校验保护的内存如部分外设FIFO奇偶校验只能检测单数位1、3、5...位的错误但不能纠正。一旦检测到奇偶校验错误通常会触发一个错误中断由软件决定如何处理例如丢弃错误数据包并请求重传。2.3.3 Flash存储器的ECCFlash的ECC机制略有不同。当从Flash读取数据发生单比特错误时ECC逻辑会在数据送给CPU前实时纠正但并不会写回Flash去修正原始错误。也就是说Flash物理单元里的错误数据依然存在直到下次对该页执行擦除/编程操作时才会被覆盖修正。错误计数与RAM类似也有单比特错误计数器。建议将阈值寄存器设置为一个非零值如10以便计数器能正常工作。当达到阈值时如果使能了中断则会触发Flash错误中断。不可纠正错误发生多比特错误时同样会触发对应CPU的NMI。避坑指南在系统初始化时除了初始化堆栈和全局变量一个良好的习惯是初始化ECC/奇偶校验相关的错误计数器和状态寄存器。在main函数的超级循环或低优先级后台任务中定期检查这些错误计数器。如果发现单比特错误计数在持续增长即使没到阈值也应作为预警信号记录到非易失存储器中供后期分析。对于Flash如果应用支持在线升级可以在升级流程中加入对Flash内容的完整性校验如CRC并在发现不可纠正错误过多时尝试切换到备份的固件镜像。2.4 ERRORSTS引脚系统健康的“指示灯”F2837xD提供了一个专用的ERRORSTS引脚。这是一个“准”状态输出引脚。常态当芯片内部没有检测到任何已使能的错误时该引脚保持低电平。错误发生当芯片内部检测到任何一个错误如前述的ECC双比特错误、PIE向量错误、时钟失效等且其对应的错误状态标志位被置起时ERRORSTS引脚会被拉高。错误清除只有当所有相关的内部错误状态标志位都被软件清除后该引脚才会恢复低电平。这个引脚的价值在于硬件层面的状态指示。你可以将它连接到板级管理芯片、另一个监控MCU或一个LED灯上。一旦这个灯常亮或闪烁即使主CPU的串口调试输出已经失效你也能从硬件上直观地判断出系统内部发生了严重错误。它相当于给复杂的芯片内部错误监控系统外接了一个最简单的“故障灯”。硬件设计注意数据手册明确指出ERRORSTS引脚在上电期间直到电源轨稳定到工作下限之前处于三态。由于它是高电平有效如果你非常关心上电期间该引脚的状态例如用它来驱动一个使能信号必须在外部为该引脚增加一个下拉电阻确保其在三态时被拉低避免误触发。3. 多源时钟系统配置详解时钟是系统运行的动力源。F2837xD提供了一套灵活但略显复杂的时钟树以满足不同应用对性能、精度和成本的要求。3.1 时钟源四选二的抉择芯片共有四个原始的时钟源主内部振荡器INTOSC2片内10MHz RC振荡器。复位后的默认系统时钟源。优点是无需外部元件成本低。缺点是精度和温漂较差典型值±1%无法满足CAN和USB通信严格的时序要求。备份内部振荡器INTOSC1另一个片内10MHz RC振荡器。主要用途是作为看门狗定时器和丢失时钟检测MCD电路的时钟源。当MCD使能且检测到主时钟丢失时系统会自动切换到INTOSC1。它也可手动选作系统或辅助时钟源用于调试。外部振荡器XTAL通过X1/X2引脚接入。支持三种模式单端3.3V外部时钟源接X1X2悬空。外部晶体接在X1和X2之间需配负载电容到VSSOSC。外部谐振器接在X1和X2之间。 这是获得高精度、稳定时钟的标准方法也是使用CAN/USB功能的必要条件。辅助时钟输入AUXCLKIN通过GPIO133引脚输入一个单端3.3V外部时钟。专用于为USB和CAN模块提供比特时钟参考。3.2 时钟域与派生时钟原始时钟源经过PLL倍频和分频器分频产生出供给不同模块的时钟域。理解这些时钟域是正确配置外设时钟的关键。时钟域主要供给模块说明与注意事项PLLSYSCLK系统控制寄存器、GS RAM、IPC、GPIO输入滤波、NMI看门狗系统基础时钟可由系统PLL或OSCCLK直接提供。在HALT模式下被门控。CPUx.CPUCLKCPU内核、VCU/FPU/TMU协处理器、私有RAMM0,M1,D0,D1、BootROM、Flash包装器与PLLSYSCLK同源但在CPU进入IDLE/STANDBY/HALT模式时被门控。CPUx.SYSCLK每个CPU的CLA、DMA、以及其“拥有”的大部分外设ADC, ePWM, SPI等与PLLSYSCLK同源在CPU进入STANDBY/HALT模式时被门控。关键点每个外设的时钟PERx.SYSCLK可以通过CPUSELx寄存器选择来自CPU1还是CPU2的SYSCLK这决定了该外设由哪个CPU控制。配置顺序必须注意先配置CPUSELx分配外设归属再通过对应CPU的PCLKCRx寄存器使能其时钟。因为时钟多路选择器不是无毛刺的。LSPCLKSCI、SPI、McBSP等低速通信外设由SYSCLK经过一个可配置的分频器默认/4产生以降低功耗。每个模块的时钟PERx.LSPCLK可独立门控。AUXPLLCLKUSB模块固定需要60MHz。由于系统主时钟通常不是60MHz的整数倍因此需要一个独立的辅助PLL路径来生成。必须使用高精度的外部时钟源晶体/谐振器作为参考。CAN Bit ClockCAN模块对时钟精度要求极高可达±0.1%。可直接使用高精度的XTAL或AUXCLKIN绕过可能存在抖动的系统主时钟。每个CAN模块可独立选择时钟源。TIMER2CLKCPU定时器2默认使用SYSCLK但可配置为使用INTOSC1/2、XTAL或AUXPLLCLK。常用于内部频率测量等特殊场景。注意若使用非SYSCLK的源SYSCLK频率必须至少是源频率的两倍以确保正确采样。3.3 时钟配置实战从需求到寄器配置时钟的核心是回答几个问题1) 需要的CPU频率是多少 2) 是否需要CAN或USB 3) 有哪些可用的外部时钟源3.3.1 系统时钟PLLSYSCLK配置步骤以下是配置系统PLL的标准流程务必按顺序操作选择参考源通过CLKSRCCTL1.OSCCLKSRCSEL选择OSCCLK的来源INTOSC2, XTAL, INTOSC1。配置PLL旁路阶段 a.旁路PLL清除SYSPLLCTL1.PLLCLKEN让OSCCLK直接通过。 b.设置分频器为/1清除SYSCLKDIVSEL.PLLSYSCLKDIV为后续PLL锁定提供最快路径。 c.设置倍频器同时写入整数倍频SYSPLLMULT.IMULT和小数倍频SYSPLLMULT.FMULT值。写入操作会自动使能PLL。务必计算VCO频率OSCCLK * 总倍频数确保其在数据手册规定范围内。 d.锁定PLL等待PLL锁定。根据芯片勘误表建议执行至少5次锁定检查读取SYSPLLSTS.LOCKS位更严格的场合可增加次数。 e.预置较高分频将SYSCLKDIVSEL.PLLSYSCLKDIV设置为比目标值大1的数值例如目标分频为2则先设为3。这可以限制切换到PLL时的电流冲击。 f.配置看门狗设置看门狗在PLL切换失败时复位设备。切记在PLL锁定完成前不要清除SCSR.WDOVERRIDE位看门狗使能位。 g.设置调试标志置位SYSDBGCTL.BIT_0。此位只有上电复位POR才能清除。如果后续因PLL切换问题导致看门狗复位可以在复位处理函数中检查此位以判断复位是否由PLL错误引起。切换到PLL置位SYSPLLCTL1.PLLCLKEN将系统时钟源从OSCCLK切换到PLL输出。清理与最终设置 a. 清除SYSDBGCTL.BIT_0标志位。 b. 将SYSCLKDIVSEL.PLLSYSCLKDIV设置为最终需要的分频值。 c. 根据应用需要重新配置看门狗。双核协同要点时钟配置寄存器CLK_CFG_REGS是两个CPU共享的。TI通过一个时钟控制信号量寄存器CLKSEM来管理访问权限。在任何时刻只有一个CPU能读写这些寄存器。你的双核软件架构中必须明确约定由哪个CPU通常是CPU1负责初始化和修改时钟配置另一个CPU在访问前需要先获取信号量。3.3.2 USB辅助时钟AUXPLLCLK配置步骤目标是产生精确的60MHz时钟。流程与系统PLL类似但更强调验证通过CLKSRCCTL2.AUXOSCCLKSRCSEL选择AUXOSCCLK源必须用外部高精度源。等待至少2个AUXOSCCLK周期。配置辅助PLL a. 设置AUXCLKDIVSEL.AUXPLLDIV分频器。 b. 配置CPU定时器2使其时钟源为AUXPLL并保持定时器冻结。 c. 清除AUXPLLCTL1.PLLEN以关闭PLL。 d. 同时写入AUXPLLMULT.IMULT和FMULT值自动使能PLL。 e. 轮询AUXPLLSTS.LOCKS位等待锁定约16µs 1024个AUXOSCCLK周期。 f. 置位AUXPLLCTL1.PLLCLKEN连接PLL输出到AUXPLLCLK。 g. 启动CPU定时器2在一个大循环中轮询其溢出标志TCR.TIF。如果标志置位说明AUXPLL启动成功且定时器工作正常否则需要从步骤c开始重试。3.3.3 配置实例解析例115MHz晶体生成100MHz CPU时钟和60MHz USB时钟CLKSRCCTL1.OSCCLKSRCSEL 1(选择XTAL)SYSPLLMULT.IMULT 26, .FMULT 0.5(倍频26.5)SYSCLKDIVSEL.PLLSYSCLKDIV 4(四分频)计算PLLRAWCLK 15MHz * 26.5 397.5MHzPLLSYSCLK 397.5MHz / 4 99.375MHz(满足100MHz)。CLKSRCCTL2.AUXOSCCLKSRCSEL 1(选择XTAL)AUXPLLMULT.IMULT 8, .FMULT 0(倍频8)AUXCLKDIVSEL.AUXPLLDIV 2(二分频)计算AUXPLLRAWCLK 15MHz * 8 120MHzAUXPLLCLK 120MHz / 2 60MHz(精确)。例2仅用内部振荡器生成约200MHz CPU时钟CLKSRCCTL1.OSCCLKSRCSEL 0(选择INTOSC2 10MHz)SYSPLLMULT.IMULT 38, .FMULT 0.75(倍频38.75)SYSCLKDIVSEL.PLLSYSCLKDIV 2(二分频)计算PLLSYSCLK 10MHz * 38.75 / 2 193.75MHz。注意由于INTOSC2有容差实际频率可能在标称值±1%范围内波动。3.4 丢失时钟检测最后的“心跳”监护丢失时钟检测MCD电路是功能安全的关键一环。它使用备份振荡器INTOSC110MHz作为参考来监控主时钟OSCCLKINTOSC2或XTAL是否丢失。3.4.1 工作原理主时钟OSCCLK驱动一个7位计数器MCDPCNT。备份时钟INTOSC1驱动一个13位计数器MCDSCNT。每当MCDPCNT溢出时就复位MCDSCNT。因此只要OSCCLK存在且不比INTOSC1慢64倍以上MCDSCNT永远不会溢出。如果OSCCLK停止或慢到一定程度MCDSCNT就会溢出触发时钟丢失事件。3.4.2 触发后的连锁反应一旦检测到时钟丢失MCLKSTS标志位置位。MCDSCNT计数器冻结防止重复检测。CLOCKFAIL信号变高这会立即触发两个动作产生TRIP事件关断所有ePWM输出。向CPU1和CPU2的NMI看门狗发送NMI中断。系统PLL被强制旁路OSCCLK被自动切换到INTOSC1经过PLLSYSCLK分频器后。同时PLL倍频器被清零。在MCLKSTS置位期间OSCCLKSRCSEL选择无效OSCCLK强制连接INTOSC1。3.4.3 恢复流程要清除错误并恢复需要先将时钟源切换为INTOSC1通过OSCCLKSRCSEL。然后向MCLKCLR位写1。这将清除MCLKSTS标志并复位两个MCD计数器使电路重新开始监控。最后重新锁定系统PLL如果需要。重要时限从OSCCLK完全失效到CLOCKFAIL信号变高最长时间为8192个INTOSC1周期即约0.8192ms。这意味着系统有不到1毫秒的时间在“心跳”停止后依靠“备用心跳”INTOSC1启动保护机制触发NMI、关断PWM。你的NMI服务程序和PWM故障处理电路必须足够快。4. 常见问题与调试技巧实录在实际项目开发中围绕时钟和中断的坑不少。下面是一些典型问题和我踩过的坑。4.1 中断不响应或进入错误处理程序症状程序跑飞最终进入0x3FFFBE默认错误地址或自定义的PIE错误处理函数。排查步骤检查向量表初始化确认在初始化外设前是否正确配置了PIE控制寄存器并加载了向量表。特别是双核系统中两个CPU的向量表PIEVECTTABLE要分别初始化。验证向量表地址检查PIEVERRADDR寄存器是否指向一个有效的错误处理函数。如果为默认值0x3FFFFF出错后会跳转到不可预测的地址。使用调试器查看内存直接查看0xD00和0x1000D00开始的区域对比主备向量表内容是否一致。不一致则说明初始化代码有bug或内存被意外修改。检查中断使能链路外设中断使能PIE级- PIE组使能 - CPU级中断使能IER寄存器 - 全局中断使能INTM位。缺一不可。用调试器逐级检查这些寄存器位。4.2 双核系统中外设“不听话”或访问冲突症状CPU1配置了某个外设如ADC但无法启动或读取数据或者一个CPU写寄存器时另一个CPU读到的值不对。根本原因外设的时钟和复位信号来源于其所属的CPU子系统由CPUSELx寄存器决定。解决方案明确外设归属在系统设计阶段就规划好每个外设由哪个CPU控制。在初始化代码中最先配置CPUSELx寄存器将外设“分配”给目标CPU。严格遵守顺序分配好归属CPUSELx后再通过该CPU的PCLKCRx寄存器使能外设时钟。这个顺序不能错为时钟多路选择器非无毛刺。同步访问对于共享资源如某些配置寄存器、IPC使用IPC处理器间通信模块的信号量或消息寄存器进行互斥访问避免竞态条件。4.3 PLL无法锁定或系统频率不对症状系统启动后“死机”或实际测量SYSCLK频率与计算值相差甚远。排查步骤计算VCO频率确保OSCCLK频率 * (IMULT FMULT)在数据手册规定的VCO频率范围内例如200MHz至500MHz。超出范围会导致PLL无法锁定或工作不稳定。检查参考时钟源如果使用外部晶体检查电路连接、负载电容值是否正确。可以用示波器测量X1引脚是否有起振波形幅度较小需用高阻探头。验证锁定状态在代码中在配置PLL后加入对SYSPLLSTS.LOCKS或AUXPLLSTS.LOCKS位的轮询等待并设置超时机制。如果超时仍未锁定应触发错误处理。注意时钟信号量在双核系统中确保只有一个CPU在操作时钟配置寄存器且操作前已通过CLKSEM信号量获得权限。利用XCLKOUT调试将GPIO73配置为XCLKOUT功能选择一个已知的时钟源如INTOSC2输出用示波器测量可以直观验证时钟源是否工作以及分频设置是否正确。4.4 系统运行中随机复位或进入NMI症状系统长时间运行后偶尔发生复位或进入NMI中断。可能原因及排查NMI看门狗超时检查NMI服务程序是否过于复杂导致执行时间过长或者喂狗操作是否在某些分支路径中被遗漏。确保喂狗间隔小于NMIWD设定的超时周期。ECC/奇偶校验错误在NMI或错误中断服务程序中第一时间读取RAM_ECC_ERR_STATUS、FLASH_ECC_ERR_STATUS等寄存器检查是否是内存多位错误触发的NMI。同时定期在后台任务中检查单比特错误计数器如果发现持续增长可能是内存区域存在硬故障或强干扰。电源噪声时钟和PLL对电源质量非常敏感。用示波器检查MCU的电源引脚看是否有较大的毛刺或纹波。这可能导致PLL失锁或内存读写错误。PCB布局问题高频时钟线如外部晶体走线未按差分对处理或靠近噪声源如开关电源、电机驱动线可能引入干扰导致时钟不稳定。4.5 低功耗模式下的时钟行为异常症状进入IDLE/STANDBY/HALT模式后外设不工作或唤醒后系统异常。关键点回顾CPUx.CPUCLK在IDLE/STANDBY/HALT模式下被门控。CPUx.SYSCLK在STANDBY/HALT模式下被门控。PLLSYSCLK在HALT模式下被门控。设计建议如果需要在低功耗模式下维持某些外设如GPIO中断、CAN唤醒工作必须确保这些外设的时钟域如PLLSYSCLK用于GPIO输入滤波在目标低功耗模式下未被关闭。唤醒后需要重新初始化那些被门控的时钟域下的外设模块因为其寄存器状态可能已丢失或无效。仔细阅读数据手册中关于各低功耗模式的详细描述明确哪些时钟会停止哪些外设可以继续工作。调试这类问题逻辑分析仪和带实时跟踪功能的调试器如TI的C2000 XDS系列是利器。它们可以捕获到中断触发的时间序列、外设寄存器的变化甚至能帮你定位是哪条指令执行后系统跑飞的。对于时钟问题一台好的示波器更是必不可少。