1. 项目概述与核心价值在嵌入式系统开发尤其是涉及音频处理、图像采集或高速通信的领域数据搬运的效率直接决定了整个系统的实时性和性能上限。CPU如果深陷于频繁的、琐碎的字节搬运工作其核心的算法处理能力就会被严重拖累。这时直接内存访问DMA技术就成了我们的“救星”。它就像一个专职的快递员CPU只需要告诉它“把A仓库的这批货搬到B仓库”剩下的打包、运输、卸货全由DMA控制器独立完成CPU则可以转身去处理更复杂的计算任务。然而基础的DMA配置只能解决“有无”问题。当面对连续不断的数据流比如麦克风持续采集的音频样本或摄像头源源不断的图像帧时简单的单缓冲区DMA会立刻暴露出一个致命缺陷CPU处理速度和DMA搬运速度的强耦合。DMA在向缓冲区A填充数据时CPU不能访问A否则会读到“半成品”当CPU在处理缓冲区A的数据时DMA又必须等待否则会覆盖未处理完的数据。这种“你等我我等你”的僵局在复杂的多级缓存架构下会变得更加棘手极易导致数据丢失或CPU空转。为此像TI C6000系列DSP中集成的增强型直接内存访问控制器EDMA3提供了两种高级“兵法”来破解这一困局乒乓缓冲Ping-Pong Buffering和传输链Transfer Chaining。乒乓缓冲的本质是空间换时间与解耦通过设立两组缓冲区让DMA和CPU像打乒乓球一样交替工作从而消除彼此的等待。传输链则是流程优化与事件聚合它允许将一个大任务分解成多个小步骤自动执行或者让一个外部事件自动触发一连串相关的DMA动作。理解并熟练运用这两种技术意味着你能设计出真正高效、稳定、能应对复杂实时数据流挑战的嵌入式系统。这不仅仅是配置几个寄存器更是对系统级数据流设计的深刻把握。接下来我将结合多年的实战经验为你彻底拆解这两种技术的原理、配置细节以及那些手册上不会写的“避坑指南”。2. 乒乓缓冲Ping-Pong Buffering技术深度解析2.1 核心思想与工作模型乒乓缓冲的思路非常直观但极其有效。我们可以用一个生动的类比来理解想象一个厨房里有一个厨师CPU和一个配菜员DMA。如果只有一个菜板单缓冲区配菜员放上生菜后厨师才能开始切厨师切菜时配菜员只能干等着。效率极低。乒乓缓冲方案是我们准备两个一模一样的菜板——菜板Ping和菜板Pong。阶段一配菜员DMA将新的生菜输入数据放到菜板Ping上同时厨师CPU处理菜板Pong上已经准备好的生菜上一批数据。阶段二双方都完成后角色互换。配菜员开始往菜板Pong上放生菜而厨师转向处理菜板Ping上刚放好的生菜。如此循环往复。关键在于配菜员和厨师的工作在时间上是并行的他们永远不需要互相等待对方完成工作唯一的同步点发生在切换菜板的瞬间。这个“切换”动作就是通过DMA传输完成中断来通知CPU的。在EDMA3的语境下这意味着每个数据流例如一个McBSP音频接收通道需要配置两个参数集PaRAM Set一个指向Ping缓冲区另一个指向Pong缓冲区。这两个参数集除了目标/源地址不同其他参数数据量、地址增量模式等完全一致。EDMA3通道在一次传输完成后不是结束而是通过“链接Linking”功能自动加载另一个参数集准备下一次传输从而实现Ping和Pong之间的自动切换。2.2 关键配置参数集PaRAM与链接Linking这是实现乒乓缓冲的工程核心。EDMA3的每个通道都关联一个参数集其中包含了本次传输的所有元数据源地址、目标地址、传输维度、地址索引、链接地址等。为了实现乒乓我们需要为同一个物理DMA通道准备两个参数集。假设我们使用DMA通道3来接收数据外设到内存通道2来发送数据内存到外设。参数集规划通道3接收:PaRAM Set 3: 指向Ping输入缓冲区(例如地址0x1180_0000)PaRAM Set 64: 指向Pong输入缓冲区(例如地址0x1180_0800)通道2发送:PaRAM Set 2: 指向Ping输出缓冲区(例如地址0x1180_1000)PaRAM Set 65: 指向Pong输出缓冲区(例如地址0x1180_1800)链接LINK字段的魔法 链接地址LINK字段指定了当前参数集用完后下一个自动加载的参数集的地址偏移。乒乓缓冲的精妙就在于让这两个参数集相互指向对方形成一个闭环。在Set 3 (Ping)中设置LINK 0x4820。这个值对应PaRAM Set 64的起始偏移地址0x4000 64*32字节 0x4820。在Set 64 (Pong)中设置LINK 0x4800。这个值对应PaRAM Set 3的起始偏移地址0x4000 3*32字节 0x4800。同理配置Set 2和Set 65相互链接。这样当通道3使用Set 3完成一次向Ping缓冲区的传输后EDMA3控制器会自动将Set 64的内容加载到通道3的当前参数寄存器中下一次传输就会使用Pong缓冲区的地址。再下一次又通过Set 64中的链接地址跳回Set 3如此循环。注意链接地址必须是32字节对齐的即低5位必须为0。计算时务必确认。0xFFFF是一个特殊值表示空链接不链接。2.3 CPU与EDMA3的同步机制缓冲区切换的时机至关重要。CPU绝不能在半途访问正在被DMA写入的缓冲区。EDMA3通过传输完成中断TCINT来通知CPU。中断配置在每个参数集Set 3, 64, 2, 65的OPT寄存器中需要设置TCINTEN 1使能传输完成中断并指定一个传输完成码TCC例如通道3设为3通道2设为2。中断处理当一次传输例如填满Ping输入缓冲区完成时EDMA3会将中断挂起寄存器IPR中对应的位如IPR[3]置1。如果中断使能寄存器IER的相应位也已使能则会向CPU产生一个中断。CPU响应在中断服务程序ISR中CPU需要读取IPR寄存器确认中断源。处理刚刚被DMA填满的缓冲区例如处理Ping输入缓冲区的数据或将待发送数据填入Pong输出缓冲区。手动清除IPR中对应的位通过写ICR寄存器以响应中断。完成后CPU可以返回主程序或进入低功耗状态等待下一个缓冲区就绪中断。这种“中断-处理”模式是最常见的。对于实时性要求极高的系统也可以采用轮询Polling方式CPU不断查询IPR寄存器状态但这会增加CPU开销。2.4 实战配置示例与代码片段假设我们为McBSP配置一个音频数据的乒乓缓冲。每个缓冲区存放128个16位音频样本即256字节。McBSP接收事件REVT触发DMA通道3发送事件XEVT触发DMA通道2。以下是关键参数集的C语言数据结构初始化示例基于TI的CSL库或直接寄存器操作// 定义缓冲区 #pragma DATA_SECTION(inputPing, .edma_buffer); uint16_t inputPing[128]; #pragma DATA_SECTION(inputPong, .edma_buffer); uint16_t inputPong[128]; #pragma DATA_SECTION(outputPing, .edma_buffer); uint16_t outputPing[128]; #pragma DATA_SECTION(outputPong, .edma_buffer); uint16_t outputPong[128]; // 初始化EDMA3参数集 // 通道3 - 接收 Ping 参数集 (Set 3) EDMA3_RAM-PARAM_SET[3].OPT 0x00103000; // TCC3, TCINTEN1, 其他配置 EDMA3_RAM-PARAM_SET[3].SRC (uint32_t)McBSP_DRR; // 数据接收寄存器地址 EDMA3_RAM-PARAM_SET[3].A_B_CNT (1 16) | 128; // BCNT1, ACNT128 (16位元素实际传输字节128*2256) EDMA3_RAM-PARAM_SET[3].DST (uint32_t)inputPing; EDMA3_RAM-PARAM_SET[3].SRC_DST_BIDX (0 16) | 2; // DSTBIDX0, SRCBIDX2 (外设地址不变内存地址按元素递增) EDMA3_RAM-PARAM_SET[3].LINK_BCNTRLD (0x4820 16) | 1; // LINK0x4820 (指向Set 64), BCNTRLD1 EDMA3_RAM-PARAM_SET[3].SRC_DST_CIDX 0; EDMA3_RAM-PARAM_SET[3].CCNT 1; // 通道3 - 接收 Pong 参数集 (Set 64) EDMA3_RAM-PARAM_SET[64].OPT 0x0010D000; // TCC3, TCINTEN1 EDMA3_RAM-PARAM_SET[64].SRC (uint32_t)McBSP_DRR; EDMA3_RAM-PARAM_SET[64].A_B_CNT (1 16) | 128; EDMA3_RAM-PARAM_SET[64].DST (uint32_t)inputPong; EDMA3_RAM-PARAM_SET[64].SRC_DST_BIDX (0 16) | 2; EDMA3_RAM-PARAM_SET[64].LINK_BCNTRLD (0x4800 16) | 1; // LINK0x4800 (指回Set 3) EDMA3_RAM-PARAM_SET[64].SRC_DST_CIDX 0; EDMA3_RAM-PARAM_SET[64].CCNT 1; // 类似地配置通道2发送的Set 2和Set 65... // 通道2 - 发送 Ping 参数集 (Set 2) EDMA3_RAM-PARAM_SET[2].OPT 0x00102000; // TCC2, TCINTEN1 EDMA3_RAM-PARAM_SET[2].SRC (uint32_t)outputPing; EDMA3_RAM-PARAM_SET[2].A_B_CNT (1 16) | 128; EDMA3_RAM-PARAM_SET[2].DST (uint32_t)McBSP_DXR; EDMA3_RAM-PARAM_SET[2].SRC_DST_BIDX (2 16) | 0; // SRCBIDX2, DSTBIDX0 EDMA3_RAM-PARAM_SET[2].LINK_BCNTRLD (0x4840 16) | 1; // LINK0x4840 (指向Set 65) // ... 设置CCNT等 EDMA3_RAM-PARAM_SET[65].LINK_BCNTRLD (0x4800 16) | 1; // LINK0x4800 (指回Set 2) // 使能DMA通道事件 EDMA3_CC-EER | (1 3); // 使能通道3事件 EDMA3_CC-EER | (1 2); // 使能通道2事件 EDMA3_CC-IER | (1 3) | (1 2); // 使能通道3和2的完成中断2.5 注意事项与避坑指南缓冲区对齐与Cache一致性这是最容易出问题的地方。DMA控制器直接访问内存不经过CPU的Cache。如果缓冲区所在的内存区域被CPU缓存了就会出现数据不一致问题DMA写入的数据可能在Cache里CPU读不到CPU处理完的数据在Cache里DMA读不到旧数据。必须确保乒乓缓冲区位于非缓存Non-Cacheable的内存区域或者在使用前后手动进行Cache的写回Writeback和无效Invalidate操作。TI的芯片通常有专门的内存区域如MSMC SRAM或可通过MPU/MMU配置。中断服务程序ISR的优化乒乓缓冲的中断频率是固定的缓冲区大小/数据速率。ISR必须尽可能短小高效只做必要的缓冲区指针切换和状态标记繁重的数据处理应放到主循环或任务中。避免在ISR中进行浮点运算、动态内存分配或调用阻塞函数。初始状态与启动顺序系统启动时需要手动为输出通道填充第一个缓冲区的数据并正确设置初始的PaRAM Set。例如让发送通道通道2初始使用Set 2Ping并确保outputPing缓冲区已有有效数据。然后使能事件DMA才会开始工作。参数集“静态”标志在OPT寄存器中有一个STATIC位。对于乒乓缓冲这种需要自动链接更新的场景必须将其设为0非静态。如果误设为1参数集在传输后不会更新链接机制失效DMA会一直使用同一个缓冲区地址。缓冲区大小与实时性权衡缓冲区越大CPU处理的时间窗口越宽松但系统延迟也越高从数据产生到被处理的时间变长。需要根据数据速率和CPU处理能力精细计算。例如对于48kHz音频128样本的缓冲区约对应2.67ms这对许多应用是可接受的。3. 传输链Transfer Chaining技术深度解析3.1 核心思想与应用场景如果说乒乓缓冲解决了“谁用缓冲区”的冲突那么传输链解决的是“如何高效组织复杂传输任务”的问题。它允许将多个DMA传输操作像链条一样连接起来或者将一个大的传输任务分解从而提升系统的灵活性和效率。主要有两种典型应用单事件触发多通道传输Intermediate Transfer Chaining想象一个场景一个外部GPIO引脚上升沿到来时你需要同时启动两个DMA操作从一个FIFO读取数据并向另一个FIFO写入数据。如果没有传输链你需要两个GPIO事件或让CPU来协调。传输链允许你用一个GPIO事件触发第一个DMA通道在这个通道的每一次数组Array传输完成时自动触发链式第二个DMA通道。这样一个硬件事件就能同步控制两个数据流。大块数据传输分解Large Transfer Breakdown一个非常高优先级的、从内部存储器到外部SDRAM的16MB数据搬运如果配置为单次传输会长时间独占EDMA3的传输队列和外部存储接口EMIF导致其他低优先级的DMA请求如网络包、音频数据被“饿死”。传输链可以将这16MB分割成许多个1KB的小块进行传输在每个小块传输完成后EDMA3控制器会重新评估队列给其他等待的传输一个机会从而实现了时间片轮转改善了系统的整体响应性。3.2 关键技术中间传输完成链ITCCHEN与传输完成链TCCHENEDMA3的OPT寄存器中有两个关键位控制链式行为ITCCHEN (Intermediate Transfer Complete Chaining Enable)当设置为1时在每次中间传输即一个三维传输中的每一个二维帧传输完成完成后会产生一个链式事件。这个事件会去触发TCC字段指定的另一个DMA通道。这用于上述的“单事件触发多通道”场景。TCCHEN (Transfer Complete Chaining Enable)当设置为1时在整个传输所有三维传输都完成完成后会产生一个链式事件。这常用于构建一个传输任务链表或者在大传输分解后在最后通知CPU。与之对应的还有两个中断使能位ITCINTEN每次中间传输完成时产生中断。TCINTEN整个传输完成时产生中断。链式事件Chaining Event和中断事件Interrupt Event是独立的但共享同一个TCC码作为标识。链式事件会设置链式事件寄存器CER的对应位从而触发另一个DMA通道中断事件会设置中断挂起寄存器IPR的对应位可能向CPU产生中断。3.3 应用实例一同步服务输入/输出FIFO假设GPIO事件16GPINT0需要同步触发两个操作通过DMA通道16从输入FIFO读取数据并通过DMA通道31向输出FIFO写入数据。配置思路将GPIO事件16映射到DMA通道16。配置通道16的参数集使其为AB同步传输SYNCDIM1传输多个数组。在通道16的OPT寄存器中设置ITCCHEN 1并设置TCC 31。这意味着通道16每完成一个数组A-sync传输就会产生一个链式事件其TCC码为31。这个TCC31的链式事件会去触发DMA通道31需要预先将通道31配置为响应链式事件即事件源为“链式”。同时配置通道16的TCCHEN 1TCC 31。这样当通道16全部传输完成时也会产生一个TCC31的链式事件再次触发通道31用于可能的收尾同步。通道31的参数配置为向输出FIFO写入数据。这样一个GPIO事件16的脉冲就能自动、同步地驱动一对输入/输出DMA操作。CPU完全不用干预。3.4 应用实例二分解大块传输假设需要从内部L2 SRAM地址0x80000000搬运16KB数据到外部DDR地址0xC0000000。为了避免阻塞我们将其分解为16次1KB的传输。配置思路使用一个DMA通道例如通道25。配置传输为A同步SYNCDIM0因为我们要由一次触发完成所有小传输。设置ACNT 1024(1KB)BCNT 16CCNT 1。这定义了一个包含16个数组的帧。关键配置在OPT寄存器中设置ITCCHEN 1TCC 25自身通道号。同时设置TCINTEN 1以便在全部完成后中断CPU。源地址索引SRCBIDX设为1024目标地址索引DSTBIDX设为1024。CPU通过写事件设置寄存器ESR[25] 1手动启动传输。工作流程CPU写ESR[25]启动通道25传输第一个1KB数组。第一个1KB传输完成中间传输完成因为ITCCHEN1且TCC25EDMA3会设置CER[25]1产生一个链式事件。这个链式事件又触发了通道25本身因为它响应TCC25的事件于是自动开始传输第二个1KB数组同时源和目标地址根据BIDX自动增加。重复步骤2和3直到第16个最后一个1KB数组传输完成。最后一次传输是“最终传输完成”此时TCINTEN1生效设置IPR[25]1向CPU产生中断通知整个16KB搬运完成。在这个过程中每完成1KB的传输EDMA3控制器都会有机会重新调度其传输队列其他优先级的传输请求就可以被插入执行从而避免了长时间的总线独占。3.5 配置示例与参数详解以下是大块传输分解的配置示例伪代码形式// 配置通道25用于分解16KB传输 EDMA3_RAM-PARAM_SET[25].OPT 0x00000000; // 先清空 // 设置关键位ITCCHEN1, TCINTEN1, TCC25, SYNCDIM0 (A-sync) EDMA3_RAM-PARAM_SET[25].OPT | (1 23) | (1 20) | (25 12); // 源地址内部L2 SRAM EDMA3_RAM-PARAM_SET[25].SRC 0x80000000; // ACNT1024字节, BCNT16个数组 EDMA3_RAM-PARAM_SET[25].A_B_CNT (16 16) | 1024; // 目标地址外部DDR EDMA3_RAM-PARAM_SET[25].DST 0xC0000000; // 源和目标B索引每次数组传输后地址增加1024字节 EDMA3_RAM-PARAM_SET[25].SRC_DST_BIDX (1024 16) | 1024; // 链接地址设为空0xFFFF因为我们是自链不需要链接到其他参数集 EDMA3_RAM-PARAM_SET[25].LINK_BCNTRLD (0xFFFF 16) | 16; // BCNTRLD16 EDMA3_RAM-PARAM_SET[25].CCNT 1; // 使能通道25响应链式事件TCC25。这通常通过配置事件队列映射或默认即支持自链实现。 // 对于某些EDMA3版本可能需要确保通道25在CER事件映射中。 // 使能中断 EDMA3_CC-IER | (1 25); // 启动传输手动设置事件 EDMA3_CC-ESR (1 25);参数计算解析BCNTRLD16这个值表示当BCNT减到0后即一个帧内的所有数组传输完重新装载到BCNT的值。在我们的配置中BCNT16传输完16个数组后BCNT为0此时会重新载入16。但由于CCNT1且没有链接到新参数集整个传输在BCNT第一次为0时就结束了因为CCNT也减为0。BCNTRLD在此场景下更多是规范设置实际作用由CCNT控制结束。自链Self-Chaining这是传输链分解大任务的核心。通过将TCC设置为自身通道号并使能ITCCHEN使得通道完成一个子单元后能自己触发自己继续下一个子单元。3.6 注意事项与高级技巧链式事件与中断的区分务必理清ITCCHEN/TCCHEN和ITCINTEN/TCINTEN的区别。前者用于触发其他DMA通道链式后者用于通知CPU中断。它们可以独立使用也可以组合使用。例如在大传输分解中我们可能只关心最终完成中断TCINTEN而不需要每个中间步骤都中断CPU。TCC资源冲突TCC是一个6位的代码既用于标识中断源也用于标识链式事件目标。要确保系统中不同通道使用的TCC码不要意外冲突。通常将通道的TCC设置为通道号本身是一个好习惯便于管理。队列优先级与仲裁当使用传输链分解大任务时被插入的其他传输与当前传输属于哪个队列它们的优先级如何这需要仔细规划EDMA3的传输队列Queue优先级。确保高实时性的任务如音频所在的队列优先级高于后台大数据搬运的队列。性能考量将大传输分解为小包会引入少量的额外开销每次链式事件触发和重新提交传输请求。需要权衡“避免阻塞”的收益与“额外开销”的成本。对于非常大的传输如数MB分解是利大于弊的对于较小的传输可能直接单次完成更高效。与乒乓缓冲结合传输链和乒乓缓冲可以强强联合。例如在一个音频处理流水线中可以使用传输链来同步ADC采集DMA和DAC播放DMA单事件触发双通道而每个DMA通道内部又采用乒乓缓冲来与CPU处理解耦。这种组合能构建出极其高效的数据流架构。4. 寄存器配置精要与调试心得4.1 核心寄存器详解除了参数集PaRAM本身的配置对EDMA3控制器的全局寄存器理解至关重要。事件寄存器组ER, ECR, ESR, EERER (Event Register)只读显示哪些DMA事件已发生等待处理。ECR (Event Clear Register)写1清除ER中对应的事件。重要通常在事件被处理后需要清除以避免重复触发。ESR (Event Set Register)写1可以手动触发一个DMA事件。用于软件启动传输或测试。EER (Event Enable Register)使能/禁用特定通道的事件响应。必须使能对应的DMA通道才会响应硬件或软件事件。中断寄存器组IER, IPR, ICRIER (Interrupt Enable Register)使能特定TCC码对应的完成中断向CPU报告。IPR (Interrupt Pending Register)只读显示哪些传输完成中断已发生。ICR (Interrupt Clear Register)写1清除IPR中对应的中断位。必须在中断服务程序ISR中清除否则会持续产生中断。链式事件寄存器CER这是传输链功能的核心。当ITCCHEN或TCCHEN生效时对应的TCC位会在CER中被置位从而触发目标通道。CER通常由硬件自动管理但软件可以读取其状态用于调试。队列状态寄存器QSTATn显示每个传输队列Queue的当前状态如是否有传输正在进行、队列深度等。在调试传输链导致的阻塞问题时查看此寄存器非常有用。4.2 调试常见问题与排查流程在实际项目中EDMA3配置出错时现象可能很隐蔽如数据错乱、中断不触发、系统卡死。以下是我总结的排查流程数据不动或地址错误检查首先确认源地址SRC和目标地址DST是否有效且可访问。外设寄存器地址是否正确内存缓冲区是否在DMA可访问的区域非Cache或已维护Cache一致性工具使用内存观察窗口查看目标缓冲区。在传输启动后立即查看目标地址是否有数据写入。如果没有进入下一步。检查确认事件是否成功触发。查看ER寄存器对应的事件位是否被置起如果没有检查外设是否配置为产生DMA请求或者ESR手动触发是否成功。中断不触发检查“三重使能”是否部打开参数集OPT中的TCINTEN或ITCINTEN。全局中断使能寄存器IER中对应的TCC位。CPU核心的中断控制器如C6000的INTC是否已配置并使能该EDMA3中断线。检查传输是否真的完成了查看IPR寄存器对应的位是否置1如果IPR置1但CPU没收到中断问题在中断控制器配置。如果IPR没置1说明传输未完成或TCC设置错误。检查OPT寄存器中的TCC字段设置是否正确6位范围0-63是否与IER中使能的位对应乒乓缓冲切换混乱检查链接地址LINK计算是否正确务必确认是参数集在PaRAM中的字节偏移且低5位为0。一个快速验证方法是LINK 0x4000 (Set_Number * 32)。例如Set 64的地址是0x4000 64*32 0x4000 0x800 0x4800。检查OPT寄存器中的STATIC位是否错误地设为1这会导致参数集不更新链接失效。检查CPU和DMA是否在同时访问同一个缓冲区确保ISR中切换缓冲区指针和应用程序中使用缓冲区指针之间有严格的同步机制如关中断、使用标志位。传输链不工作检查ITCCHEN或TCCHEN是否使能检查TCC字段设置是否与希望触发的目标通道对应目标通道是否已使能并配置为响应链式事件通常链式事件是自动使能的但需确认检查对于自链分解大传输确认SYNCDIM设置是否正确A同步传输SYNCDIM0时每个事件触发一个数组ACNT1需要ITCCHEN来链式触发下一个数组。AB同步传输SYNCDIM1时一个事件触发一帧ACNTBCNT链式行为发生在帧与帧之间。系统性能低下或偶尔丢数据检查是否发生了总线竞争或带宽瓶颈使用EDMA3的性能计数器如果支持或查看队列状态寄存器观察传输是否堆积。检查Cache一致性操作是否带来了过大开销对于高频度、小批量的DMA考虑使用完全非缓存的内存区域。检查中断延迟是否过大如果CPU不能及时响应DMA完成中断并处理缓冲区可能导致缓冲区被覆盖。考虑优化ISR或增大缓冲区。4.3 一个实用的调试技巧软件事件触发在调试初期可以暂时屏蔽硬件事件改用软件事件触发。这样可以将DMA传输与复杂的外设时序解耦单独测试DMA配置和内存访问是否正确。// 1. 暂时禁用硬件事件映射具体方法取决于芯片可能在外设或EDMA3事件映射寄存器 // 2. 配置好PaRAM参数集 // 3. 通过写ESR寄存器手动触发DMA EDMA3_CC-ESR (1 your_channel_number); // 4. 然后检查目标内存、IPR/CER寄存器状态这种方法能极大简化问题定位确认是DMA配置问题还是外设/DMA事件产生问题。