简介Vivado FFT核仿真实现资料包面向FPGA开发者和数字信号处理学习者解决FFT IP核在Vivado环境下的配置、调用与仿真验证问题既适合刚入门IP核使用的学生也适合需要快速搭建验证环境的工程师。资料基于Vivado 2017.4建立完整工程配套多种仿真控制脚本和MATLAB验证源代码可参考博客从核的创建、参数配置到行为仿真逐步复现并在MATLAB中比对输入输出频谱是否一致。压缩包共200个文件大小45.73MB以VHD/VHDL硬件描述文件为核心配合Tcl/DO脚本驱动仿真流程LOG/TXT文件记录运行结果M文件完成数据交换与频谱对照结构便于定位。工程中提供可调节的测试激励方便修改信号频率和长度来观察FFT变换结果进一步理解IP核在不同输入条件下的工作特性。目前已有2520人学习属于FPGA数字信号处理模块开发中较为完整的参考样例借助它可减少环境配置和排错时间缩短项目调试周期。1. 整体思路与方案拆解做FPGA数字信号处理的工程师几乎都绕不开FFT这个东西。无论你是做雷达信号处理、软件无线电、频谱分析仪还是电力谐波检测FFT都是最基础的频域分析工具。而Vivado自带的FFT IP核算是Xilinx官方给的最权威、最成熟的实现方案比你自己用Verilog手写一个蝶形运算单元要可靠得多。那为什么还要专门做一次FFT核的仿真并且用MATLAB去验证因为IP核是个黑盒子你配置好参数、拉好接口它就能把结果算出来但这里面有几个问题第一接口时序要搞清楚AXI4-Stream总线的握手规则写错了数据根本进不去第二配置参数对结果的影响很大点数、数据格式、缩放因子、输出排序这些选项每一个都会直接影响你拿到的数据是不是对的第三怎么确认输出结果是正确的光看波形看不出个所以然必须有一个数学上准确的标准答案去比对MATLAB就是干这个用的。这套资料里面Vivado 2017.4版本工程和MATLAB验证源代码是全套配套的。说实话FFT IP核的配置不算难难的是仿真环境搭建和数据比对这一套流程。很多新手卡在IP核配置完之后不知道下一步该干什么Testbench不知道怎么写MATLAB那边不知道怎么把IP核的仿真结果导出来做对比。这篇文章就是把你从零到一、从工程创建到MATLAB验证比对的全过程串起来讲清楚。先说整体方案选型。FFT IP核有三种架构可选Pipelined Streaming流水线流式、Radix-4 Lite Burst基4突发、Radix-2 Burst基2突发。这三个怎么选我直接给结论如果你的数据是连续输入的比如ADC采样数据是一直在来的那就选Pipelined Streaming吞吐量最大每个时钟周期都能进一个新数据如果你的数据是分块处理的比如攒够1024个点才做一次变换而且对资源占用比较敏感那就选Radix-4 Lite Burst或Radix-2 Burst。我做这个工程用的是Pipelined Streaming模式因为这是最通用、最接近真实应用场景的配置。再一个关键决策就是数据格式。FFT IP核支持定点和浮点两种输入方式定点又分为无符号整数、有符号整数、定点小数几种。我用的是Q1.15格式的有符号定点数也就是16位有符号数其中最高位是符号位小数点隐含在第15位和第14位之间。为什么选这个因为ADC采出来的数据是整数用Q1.15可以等效地把这些整数映射到-1到1之间的实数范围这样和MATLAB里面的double类型数据做对比的时候只需要做一个简单的量纲换算不容易出错。2. FFT IP核配置细节与关键参数2.1 创建工程和添加IP核打开Vivado 2017.4先创建一个新的RTL工程。工程名字我用的是fft_demo器件型号随便选一个你手头有的我用的是xc7a35tcsg324-2也就是Artix-7系列的片子。这一步没什么特殊的注意一下在创建工程向导的最后一步不要勾选Add constraints因为仿真工程不需要管脚约束加了反而碍事。工程创建好之后点左侧Flow Navigator里面的IP Catalog在搜索栏输入fft双击Fast Fourier Transform 9.1不同版本Vivado里面的FFT版本号可能不同功能一致。这里进入IP配置界面有几组参数需要仔细看。第一组是Implementation相关的参数。Transform Length填1024这就是FFT点数Number of Channels填1Target Clock Frequency可以填100但实际仿真的时候不考时序收敛随便填一个合理的值就好。架构选Pipelined Streaming这个前面已经说过原因了。第二组是Data Format参数。Input Data Width选16后面会对应生成一个输入接口s_axis_data_tdata宽度是16位Phase Factor Width选16这是旋转因子的位宽一般保持和输入宽度一致就好。Data Format默认是Fixed Point这里面有个易混淆的选项如果选Floating Point那IP核内部会自动处理浮点运算接口会变成单精度浮点格式和定点相比精度更高但资源翻倍实际工程里用的不多我们这里保持定点。Input Data Type选Signed Integer还是Unsigned Integer这个要看你输入数据的类型我用的是有符号数所以选Signed Integer。注意如果后面的缩放因子没有配置好定点模式下输出可能会溢出这个在下一节详细讲。第三组是控制选项。Scaling Options选Scaled这个选项决定IP核每级蝶形运算之后是否做截位。FFT是逐级迭代的每一级运算结果位宽都会增加如果不做截位输出位宽会膨胀如果做了截位输出位宽可以控制在和输入接近的范围。Scaled模式下我们通过配置Output Data Width来控制最终位宽我设为16位。另外还有Rounding Mode选Convergent Rounding四舍五入到偶数比Truncation截断误差更小这也是比较稳妥的选择。最后一组是输出排序。Output Ordering Options有两个选项Natural Order和Bit/Digit Reversed Order。如果你选Natural Order输出数据的频率点是按从直流0Hz到最高频率顺序排列的这对后续处理和MATLAB对比都更直观。选Bit Reversed Order的话输出顺序和自然顺序是反的一般只有在做后续级联处理的时候才用得到。我选的是Natural Order。这个参数还有个额外影响如果你选了Natural OrderIP核内部会自动增加一个排序缓冲RAM资源会稍微多一点但对使用体验来说值得。2.2 关键接口信号说明配置好IP核点OKVivado会问你Generate Output Products点Generate就好。生成完成后在Sources面板里展开IP核右键选择Open IP Example Design可以直接打开一个官方给的示例工程。我个人建议先跑通这个示例工程再把IP核拿到自己的工程里用。FFT IP核的接口主要分三组S_AXIS_CONFIG配置通道、S_AXIS_DATA输入数据通道、M_AXIS_DATA输出数据通道。S_AXIS_CONFIG是一个AXI4-Lite接口只写一次用来设置FFT的变换点数可变点数模式下和缩放因子。即便我们是在配置里写死了1024点这个通道也必须拉一次有效握手IP核才会进入就绪状态。实际使用中这个接口经常被人忽略导致IP核一直不出数据。S_AXIS_DATA是输入数据流关键信号有tdata、tvalid、tready、tlast。tdata在16位输入、单通道配置下低16位是实部高16位是虚部因为tdata总位宽是16×232位虚部可以是0或者实际值如果做复数FFT就把实部和虚部分别打包进32位。tvalid是主端我们Testbench拉高表示数据有效tready是从端IP核拉高表示可以接收数据只有这两个同时为高数据才算真的传输成功。tlast在最后一个数据时拉高表示一帧数据结束。M_AXIS_DATA是输出数据流信号结构和输入类似但多了一个tuser信号。以1024点FFT为例tuser的低11位表示当前输出的是第几个数据从0到1023。这个信号在调试的时候非常有用可以用来确认输出顺序是否正确。还需要注意event_frame_started、event_tlast_unexpected、event_tlast_missing等状态信号。后面这两个event信号分别表示收到了预期之外的tlast和tlast没来。在仿真里看到这两个信号拉高基本就说明你的数据帧长度和配置的FFT点数对不上。3. Stimulus生成与Testbench编写3.1 用MATLAB生成仿真输入数据这一步是这套流程里中国人均踩坑最多的环节。很多人直接拿MATLAB生成的浮点小数往IP核里送结果仿真出来波形乱七八糟。原因很简单IP核的输入接口是定点数你必须把浮点数的参考波形转换成对应的定点整数值再送进去。我用MATLAB生成输入数据的方法是先定义一个模拟信号比如一个400kHz的正弦波叠加一个1.2MHz的正弦波采样率设为10MHz采样点数1024。然后用round(x * 2^15)把浮点数转换为Q1.15定点数对大于32767和小于-32768的数值做一个饱和处理。% 生成测试信号并量化为16位定点数 fs 10e6; % 采样率 10MHz N 1024; % FFT点数 t (0:N-1)/fs; % 时间向量 % 原始信号400kHz 1.2MHz两个正弦波叠加 x 0.6*sin(2*pi*400e3*t) 0.3*sin(2*pi*1.2e3*t); % 量化为Q1.15格式16位有符号定点数 x_q round(x * 32768); x_q max(-32768, min(32767, x_q)); % 饱和截断 % 写成二进制文件供Testbench读取 fid fopen(input_data.txt, w); for i 1:N fprintf(fid, %d\n, x_q(i)); end fclose(fid);为什么用文本文件而不是二进制文件因为Vivado的$readmemh和$fscanf都可以读文本文件文本格式直观出错了也容易排查。数据文件里我存的就是十进制整数每行一个数据。另外再把原始浮点信号保存到一个.mat文件里后面用MATLAB对原始信号做理想FFT时要用。注意这里有个很多人容易搞错的点MATLAB仿真里用的FFT输入应该是量化前的浮点信号x还是量化后的定点数x_q严格来说要对比第一个环节的误差量化误差FFT计算误差既要对x_q变换回实数后做FFT对比也要对原始x做FFT对比。我们的目标主要是验证IP核本身的计算正确性所以建议用x_q除以32768还原成实数之后再作为MATLAB端FFT的输入这样两边输入数据是一致的对比出来的差异才真正来自IP核内部的蝶形运算和截位误差。3.2 Testbench的结构与写法Testbench的核心任务有三个拉时钟、拉复位、把数据送进IP核然后把输出数据存下来。时钟我直接用100MHz一个简单的always块生成5ns周期50%占空比的时钟。复位信号是低有效先拉低100ns再拉高。注意FFT IP核的复位必须是aresetn而且复位释放之后需要等待若干时钟周期文档里说通常是几个到几十个时钟周期再开始送配置。配置通道的时序是第一个容易踩坑的地方。虽然我们在IP配置里固定了点数不走动态配置但这个通道还是要走一次握手。最简单的做法复位释放后拉高s_axis_config_tvalid同时给tdata赋一个值。这个值在固定点数模式下可以随便给但要注意位宽比如我们的配置数据位宽是8位取决于具体配置给0就好。然后再拉低tvalid。注意tready是IP核反馈的Testbench里不用关心它等自己拉高tvalid后tready会在几个周期内拉高完成握手。数据通道比较关键。我用的是一个计数器。复位释放后计数器从0开始每个时钟周期加1当计数器在0到1023之间时s_axis_data_tvalid拉高同时把输入数据按顺序给到tdata的低16位高16位给0因为是实数信号。当计数器等于1023时tlast拉高同时tvalid照常拉高。下一个时钟周期计数器回到0tvalid拉低tlast拉低。这样就完成了一个完整的1024点数据帧的输入。这里有一个很关键的时序细节tlast必须和最后一个有效数据同时拉高不能提前一个周期也不能延后一个周期。如果tlast位置不对IP核会认为数据帧长度不对输出端的event_tlast_missing或event_tlast_unexpected会拉高仿真界面上会出现红色警告。数据输入完成之后IP核会经过一个计算延迟Pipelined Streaming模式下1024点FFT大约有几百个时钟周期的延迟然后m_axis_data_tvalid拉高数据开始从m_axis_data_tdata输出。Output数据总位宽是32位16位实部16位虚部并且因为输出数据宽度选的是16位IP核内部自动做了截位所以输出数据需要按tuser提供的序号和tlast来判断一帧是否输出结束。Testbench里我建议用以下方式保存输出数据当m_axis_data_tvalid为高时把m_axis_data_tdata[31:16]实部和m_axis_data_tdata[15:0]虚部分别写入两个文件或者打包成复数写入一个文件。// 输出数据保存 reg [15:0] out_re [0:1023]; reg [15:0] out_im [0:1023]; integer out_idx; always (posedge clk) begin if (reset_n m_axis_data_tvalid) begin out_re[out_idx] m_axis_data_tdata[31:16]; // 实部 out_im[out_idx] m_axis_data_tdata[15:0]; // 虚部 out_idx out_idx 1; if (m_axis_data_tlast) out_idx 0; // 一帧输出完毕 end end最后一件事Testbench结束时间的控制。建议在输出数据保存完之后额外等待几百个时钟周期然后调用$finish结束仿真。不要用绝对时间结束因为IP核内部延迟和不同模式下输出时刻不一样用事件驱动的方式更可靠。我通常的做法是检测到m_axis_data_tlast后等200个时钟周期再$finish。4. 仿真运行、结果导出与MATLAB对比验证4.1 在Vivado中跑仿真在Vivado的Sources面板中把Testbench文件设为top右键Set as Top确认仿真顶层没有问题然后点Flow Navigator里的Run Simulation → Run Behavioral Simulation。Vivado会自动启动仿真器界面是Vivado Simulator。跑仿真之后先观察几个关键波形。第一看event_frame_started这个信号应该在你完成了配置通道握手之后拉高第二看s_axis_data_tready如果这个信号一直不拉高说明IP核没有准备好很可能是配置没配好第三看m_axis_data_tvalid和m_axis_data_tlast确认输出数据正常到来。我有一次在这里卡了整整半天现象是s_axis_data_tready一直为低输入数据全部堵住event_frame_started也一直不拉高。后来仔细查了IP核的数据手册才发现FFT IP核在复位释放之后需要等待内部初始化完成大约等几十个周期才能接收配置和数据。如果把配置和数据在复位释放后立刻拉上去IP核可能还没就绪数据就丢了。解决办法是复位释放后等至少50个时钟周期再开始送配置最好有明确的延迟计数。这也是为什么很多官方示例代码里在复位释放后会有一个START_DELAY计数器。仿真跑完之后需要在Tcl Console里导出输出数据。我一般用$fclose的方式在Testbench里控制输出所以数据已经自动写到文件里了。文件内容是十六进制还是十进制取决于你Testbench里怎么格式化输出为了后面MATLAB读取方便我建议直接输出十进制的实部和虚部。4.2 MATLAB读取仿真结果并比对在MATLAB里我写了一个验证脚本核心流程如下第一读取Testbench导出的实部和虚部数据拼成复数数组记为y_ip。注意IP核输出的实部和虚部是定点整数值要还原成实数的话需要根据IP核内部缩放规则换算。但这里有个细节并没有想象的那么简单——IP核在Scaled模式下会自动做截位也就是说输出值是已经缩放过后的结果它和MATLAB算出来的理想FFT结果的幅度往往差着一个固定的比例因子。第二读取之前保存的原始信号x_q除以32768还原成浮点数然后调用MATLAB的fft函数得到理想FFT结果y_ref。第三做幅度对比。因为IP核输出排序选的是Natural Order所以y_ref不需要做fftshift直接对应0到1023的频率点。然后比较两者的幅度谱。比较方式我建议用归一化误差E abs(abs(y_ip_normalized) - abs(y_ref)) / max(abs(y_ref))。如果归一化误差小于1e-2说明IP核计算基本正确如果误差很大优先怀疑缩放因子配置不对。这里有一个亲测非常有效的调试技巧把MATLAB算出的理想FFT幅度谱和IP核输出幅度谱画在同一张图上如果形状一致但幅度差一个常数倍数那不是IP核错而是缩放因子的问题——这大概率是IP核内部Pipeline每级截位累积出来的缩放系数只要把IP核输出乘以一个常数倍就能对齐。实际上FFT IP核的Scaled模式有个固定规律每级蝶形运算如果做了右移1位截位最终输出的幅度会缩小为1/2^(number_of_stages)左右。这个规律在Xilinx文档里面有详细说明不同点数和不同缩放配置会不一样最稳妥的办法还是在仿真中实测电平在MATLAB里用最小二乘法拟合出比例系数然后统一校正。下面是我常用的MATLAB验证脚本主体% 读取Vivado仿真输出 data load(ip_out.txt); y_re data(:,1); % 实部 y_im data(:,2); % 虚部 y_ip y_re 1j*y_im; % 读取原始正弦信号quantized x_q load(input_data.txt); x x_q / 32768; % 还原浮点信号 % MATLAB理想FFT y_ref fft(x); % 幅度校准最小二乘法求比例系数 k (y_ip. * conj(y_ref)) / (y_ref * conj(y_ref).); % 误差计算 err abs(abs(k*y_ip) - abs(y_ref)) ./ abs(y_ref); fprintf(最大归一化幅度误差%.4e\n, max(err)); % 画图对比 f (0:N-1)*fs/N; figure; subplot(2,1,1); plot(f/1e3, 20*log10(abs(y_ref)1e-12)); title(MATLAB理想FFT); xlabel(kHz); ylabel(dB); subplot(2,1,2); plot(f/1e3, 20*log10(abs(k*y_ip)1e-12)); title(IP核实测FFT校准后); xlabel(kHz); ylabel(dB);这里用复数最小二乘校准的好处是它同时校正了幅度和相位。在验证阶段相位也是需要关心的IP核的相位输出和MATLAB理想结果之间如果对不上那说明FFT内部时序配置有问题必须排查。另外提一个MATLAB导入CSV的坑很多人的Testbench导出的是.csv文件然后用readmatrix导入但Vivado仿真的输出文件是纯文本格式如果混有空格或者十六进制字符readmatrix会报错。我的建议是Testbench里直接输出十进制整数的文本格式用load函数读取简单可靠别折腾CSV。4.3 对比结果中的误差来源分析做完对比之后误差肯定不是0这时要有一个合理的误差预期。FFT IP核是定点运算它和MATLAB double浮点运算之间的误差主要来自三个方面第一输入量化误差。你送给IP核的数据本身就是Q1.15格式本来就不是原始连续信号的精确值这个误差的幅度大约在1/2^15量级很小但不可消除。第二IP核内部蝶形运算的截位舍入误差。IP核在Scaled模式下每一级蝶形运算后输出位宽是受限的需要截位这会产生舍入误差。Convergent Rounding模式虽然可以降低误差但不可能做到0误差。第三缩放因子的匹配问题。如果简单地把IP核输出和MATLAB结果直接对比会出现整体比例差异必须先用比例系数校正或者严格按照IP核的缩放手册计算出理论缩放因子再校准。明白了这三类误差来源你在调试时就能有的放矢如果误差大得离谱10%优先检查第二和第三点如果误差在1%以内那就是正常现象不用纠结。5. 常见问题与排查技巧实录5.1 tready一直为低数据送不进去这个问题的排查思路一般是先看复位移位aresetn释放后等足了时间再送配置吗s_axis_config_tvalid和tdata的时序对吗甚至有些情况下是IP核本身没有生成好——在Vivado里改了IP配置后记得重新Generate Output Products并且在仿真工程里替换掉旧的IP核文件否则你看到的仿真结果还是旧配置的。如果你已经加了足够长的延迟配置握手也看到了tready拉高但s_axis_data_tready还是低那就要检查数据通道的tlast和tvalid之间的配合。在AXI4-Stream协议中IP核必须检测到一帧数据的tlast之后才认为当前帧结束下一帧才能开始。如果之前的仿真运行里某个时钟周期tvalid拉高了但tready为低数据没有成功传输那么数据帧的节拍就乱了IP核永远等不到它认为的tlast于是tready一直为低。解决办法在Testbench里严格保证只有当tvalid tready时计数器才加1也就是用条件写入的方式而不是无脑每个周期都送数。always (posedge clk or negedge reset_n) begin if (!reset_n) begin cnt 0; s_axis_data_tvalid 0; end else if (cnt N) begin if (s_axis_data_tvalid s_axis_data_tready) begin cnt cnt 1; if (cnt N-1) s_axis_data_tlast 1; end end else begin s_axis_data_tvalid 0; s_axis_data_tlast 0; end end5.2 event_tlast_missing / event_tlast_unexpected拉高这两个信号拉高说明IP核检测到的数据帧长度和它预期的FFT点数不一致。以1024点FFT为例IP核期望你每帧给它1024个有效数据并且最后一个数据伴随tlast。event_tlast_missing表示它收到的帧数据不足1024个就断了或者tlast没有在预期的位置出现。event_tlast_unexpected表示它收到了多余的tlast也就是说你这帧数据还没给完最后一个点tlast就拉了。排查方法打开波形拉出s_axis_data_tdata、s_axis_data_tvalid、s_axis_data_tready和s_axis_data_tlast用光标测量tlast出现的位置和前一个tvalid高电平的次数。再用tuser信号辅助确认。我遇到这种情况80%是因为计数器边界写错了导致第1024个点索引1023之后又多发了一个tlast。这类问题加event信号观察是最快的定位手段。5.3 输出数据顺序和幅度不对输出顺序不对多半是配置界面里Output Ordering Options选了Bit/Digit Reversed Order。输出幅度不对很大概率是缩放因子的问题。Xilinx提供了一个官方文档《Fast Fourier Transform v9.1 LogiCORE IP Product Guide》里面的表详细列出了Scaled模式下每个输出阶段的缩放因子。你如果不想查表就直接用MATLAB最小二乘校准省时省力。但要记住如果后续要把这个IP核用在闭环系统里比如做频域滤波之后还要IFFT还原时域缩放因子的精确数值就变得很重要了不能只靠MATLAB校准了事一定要从IP核配置参数推导出理论缩放因子否则整个算法链路都会出问题。5.4 Vivado版本兼容性不同版本的Vivado之间的FFT IP核接口几乎一致但IP核的版本号不同生成的RTL文件路径和文件名有差异。如果你拿到一个旧版本的工程用新版本的Vivado打开Vivado会提示IP files are locked需要升级IP核。升级之后个别配置项可能被迁移到新的参数体系但核心功能没变。这种场景下最好重新Generate Output Products然后跑一遍完整仿真确认仿真结果没有变化再继续用。我在用Vivado 2017.4的时候还有一个体验Vivado的内置仿真器对FFT IP核的仿真速度比较慢如果仿真时间设得太大会等好久。解决办法是尽量缩短Testbench的仿真时间——只做一个FFT帧的输入输出不要反复循环送数据。这样仿真时间可以从几毫秒拉低到几十微秒性能差别巨大。5.5 关于output_data_tdata的高位和低位如果你用的是复数输入那么output_data_tdata[31:16]是输出实部output_data_tdata[15:0]是输出虚部这是固定的。但如果你在IP配置里选择了不同的输出位宽或不同的数据格式这个位宽划分可能会变化。比如输出位宽设为32位那实部就是[63:32]虚部是[31:0]总位宽变成64位。写Testbench之前最好先打开IP Symbol看一下接口位宽免得数据取错了位调半天发现是位置问题。6. 实操总结与个人经验整套流程跑通之后你会发现Vivado FFT核仿真这件事的核心难点其实不在IP核本身而在于怎么建立一套可靠的验证链路。IP核只是忠实执行你配置的运算你给它什么数据它就算什么关键是你怎么确定它算得对不对——这需要MATLAB端提供一个数学上严格的参考结果然后把工程里的数据链路打通。两者对齐了你才算真正掌握FFT核的使用方法。我个人在实际操作中有一个体会第一次跑通之后不要着急去换更复杂的配置先把下面三件事做厚一是把不同点数256、512、1024的FFT都跑一遍看看延迟和波形差异二是把输入信号从单音换成多音叠加甚至加一个窗函数看看频域分辨率和泄漏问题在FPGA实现里的表现三是试试把配置通道改成动态配置点数理解tdata里面那几位配置位是干什么用的。这三件事做完你对FFT IP核的理解绝对会上一个台阶。最后再分享一个小技巧在Testbench里加一个自检测逻辑直接计算输入信号的能量sum(x^2)和输出频谱的能量sum(|X(k)|^2)如果两者相差超过一个阈值比如5%就打印一条警告信息。这个功能用Parseval定理做能量守恒校验可以快速发现数据链路里有没有丢数据或者说数据位宽截断得过于激进的问题。我在调试中靠这个技巧抓出过两次隐藏的数据帧错位问题强烈推荐在Testbench里加上它。本文还有配套的精品资源点击获取