你在给一块高端 FPGA 做核心供电时大概率会遇到这样的需求VCCINT 0.85V稳态电流 80A动态负载从 20A 冲到 200A 只要几十微秒。翻开 DCDC 选型手册单相 BUCK 控制器标称电流普遍在 20A~40A即使外置 MOSFET 也很难大幅突破物理极限。真把 200A 压在一路功率级上电感、MOSFET、PCB 走线、输出电容和散热会集体失灵。这是现代数字芯片功耗墙之下电源设计被逼出来的一条路多相 BUCK。这篇文章先给一个明确判断——多相 BUCK 本质上是“用相位差换纹波抵消用多路分热换电流能力”。它不是把几路 BUCK 简单并联也不是服务器才用得上的罕见技术。FPGA 核心供电、CPU Vcore、GPU 核心电压甚至中等规模 FPGA 开发板都可能遇到它。如果你正在做 FPGA/CPU 供电方案选型或者刚被“200A 核心供电到底该用什么”这个问题卡住这篇文章会带你从头理清单相 BUCK 为什么扛不住大电流、多相 BUCK 如何通过错相工作突破瓶颈、纹波和电感参数怎么计算以及真实项目里最常见的坑在哪里。本文的思路也参考了 Sam Ben-Yaakov 教授在公开教学视频中一贯强调的方法先建立电流波形的物理直觉再落到公式和器件选型。这样学多相 BUCK不是背公式而是真正能用于自己的板子。1. 这篇文章真正要解决的问题做电源的人都知道 BUCK 是降压转换器的基本拓扑但给 FPGA/CPU 做核心供电时约束条件完全不同电压越来越低核心电压从 1.2V 降到 0.85V、0.75V甚至更低电流越来越大CPU 的 Vcore 轻松超过 150A~200A高端 FPGA 的 VCCINT 也达到 80A~150A动态响应要求越来越高负载瞬变 di/dt 极大输出电压跌落必须控制在几十毫伏以内。三个条件叠加单相 BUCK 被推到了物理极限。先看一个基础事实一路 BUCK 功率级能承载多大电流最终由三件事决定。第一是功率器件MOSFET的导通损耗和热阻。200A 全走一路P I²R 的损耗会大到无法散热第二是电感能承受的饱和电流和有效值电流第三是输出电容在动态负载下能压住的电压跌落。单相 BUCK 把 200A 全部放在一组 MOSFET 和电感上导通损耗按电流平方放大热设计完全无法接受。更麻烦的是负载瞬变时单个电感能提供的电流变化率di/dt有限输出电容堆再多也压不住瞬间跌落。多相 BUCK 的思路很直观把 200A 拆成 4 路每路 50A拆成 8 路每路 25A。但这里有一个关键误区如果只是把几路 BUCK 的输出并联各路同时开、同时关输出纹波并不会因为并联而消失反而会因各路参数误差产生环流。真正让多相 BUCK 区别于“简单并联”的核心是错相interleaving。2. 多相 BUCK 的核心概念错相减纹波分流降损耗这里先补充一个常常被混在一起的问题LDO 和 DCDC 怎么选。LDO低压差线性稳压器在小电流、低噪声场景下很有优势但效率大约等于 Vout/Vin大电流核心供电如果用 LDO损耗会直接变成热量根本不可行。所以大电流 FPGA/CPU 核心供电只会用 DCDC 开关电源而多相 BUCK 又是大电流 DCDC 的主流形态。接着看 BUCK 本身。BUCK 就是降压开关变换器通过电感储能用开关管高频斩波得到平均电压低于输入的输出。占空比 D 是开关管导通时间占整个开关周期的比例在连续导通模式CCM下理想 BUCK 的输出电压近似为 Vo D × Vin。多相 BUCK 就是多路 BUCK 功率级共用同一个控制器输出并联但每一路的开关脉冲在相位上错开 360°/NN 是相数。例如 4 相 BUCK四路驱动信号依次错开 90°。错相带来的直接收益是“纹波抵消”。理解这一点不要背公式看电流波形假设单相 BUCK 开关频率是 500kHz输出电感纹波电流峰峰值为 ΔIL输出电容看到的是 500kHz 的锯齿波。如果把两相错开 180°两路电感纹波电流的上升沿和下降沿正好错开半个周期叠加后的总纹波大幅抵消输出电容看到的纹波频率等效提升到 1000kHz幅度显著下降。这意味着在同样的开关频率下多相 BUCK 可以获得“等效更高开关频率”的输出纹波性能而不会像单相方案那样被开关损耗锁死。一句话总结单相 BUCK 想降低输出纹波要么提高开关频率开关损耗线性上升要么加大电感动态响应变差多相 BUCK 通过相位抵消同时缓解了这个矛盾。第二个收益是热分布。200A 集中在单相 MOSFET 上热阻再低也压不住结温拆到 4 相或 8 相每相电流降到 50A 或 25A功率损耗按电流平方下降热源也分散到整个 PCB 板上。大电流电源能物理落地多相化是最关键的结构性变化。还要强调一个容易被忽略的事实多相 BUCK 不等于“多路独立 BUCK 并联”。对比项多路独立 BUCK 并联真正的多相 BUCK开关时序各管各的可能同相或随机严格错相 360°/N输出纹波叠加后无明显抵消叠加后纹波抵消等效频率升高均流控制无协同容易某路过流共享控制环路逐周期均流动态响应各路独立响应瞬态不协调控制器统一调度瞬态共同出力判断一个方案是不是真正的多相 BUCK就看各路驱动脉冲是否严格等相位错开以及是否共享同一个补偿环路。只把两个模块输出并联再加个“均流电阻”不是多相。3. 从 200A 到 8 相一个具体的需求拆解假设要为 CPU 设计核心供电输入条件如下输入电压 Vin 12V输出电压 Vo 0.85V最大负载电流 Io_max 200A负载瞬态从 20A 到 200A变化时间约 10µs允许输出电压在 0.85V ± 3% 以内。先看单相会是什么结果。稳态占空比 D Vo / Vin 0.85 / 12 ≈ 0.071。占空比不到 7.1%这是个极小占空比意味着 MOSFET 导通时间和关断时间严重不对称对驱动时序和死区控制要求极高。再看输出电容需求。假设瞬态电压跌落不超过 30mV负载台阶 ΔI 180A变化时间 10µs。如果只靠输出电容在瞬态瞬间支撑粗略估算需要的电容量为C ≥ ΔI × Δt / ΔV 180 × 10µs / 0.03 60000 µF这是一个完全不可行的容量。而且就算堆这么大的电容MLCC 的 ESR/ESL 也会让实际瞬态跌落更加糟糕。单相方案在这个需求面前基本无法落地。改用多相 BUCK 重新设计。先取 8 相每相平均电流 200 / 8 25A单相峰值电流可以设计到 45A~50A。那么问题来了为什么取 8 相而不是 4 相4 相时每相 50A单相功率级仍然偏热对 MOSFET 和电感的要求高8 相时每相 25A器件选型更容易散热面积也更大但相数不是越多越好控制器复杂度、电感数量、PCB 面积、均流难度都随相数上升轻载时如果不会自动切相效率反而变差。200A 这个场景下行业常见选择是 6 相或 8 相高端方案甚至有 10~16 相。选择依据可以从下面几个维度判断设计目标相数少相数多BOM 成本低高热分布集中分散稳态纹波较差更好瞬态响应单相电感限制多电感共同供能轻载效率更容易通过切相做高全相工作可能偏低控制复杂度低高相数不是越大越好而是“够用 余量 成本”的平衡。对 200A 核心供电先按 8 相设计仿真验证后再决定是否减到 6 相是工程上更稳妥的路径。4. 多相 BUCK 的关键参数计算纹波、电感、输出电容这一节进入核心计算。先明确基本公式再给出一个可复用的 Python 计算脚本。需要提前说明所有手算公式只能用于初选多相 BUCK 的实际纹波抵消效果和瞬态响应必须通过仿真验证。4.1 电感纹波电流单相 BUCK 在 CCM 下的电感纹波电流峰峰值为ΔIL (Vin - Vo) × D / (L × fsw)多相 BUCK 的每一相使用同样的公式但每相平均电感电流等于 Io / N。设计时通常把单相电感纹波电流控制在平均相电流的 20%~40%。这样既能避免轻载时过深进入断续模式也能把峰值电流控制在合理范围。4.2 输出纹波电压输出电容上的电压纹波有两个来源ESR等效串联电阻分量和电容充放电分量。ESR 主导时ΔV ≈ ΔI_out_total × ESR。电容充放电主导时ΔV ≈ ΔI
