一、四个版本的高层次综合设计V1纯串行算法C语言直接综合没有优化指令。资源消耗大延迟高。V2串行指令优化。可能加入了流水线(pipeline)或者数据流(dataflow)等指令但是整体架构还是串行的。DSP消耗下降明显说明优化了乘法等运算。延迟也下降了。V3并行算法。结构上改成了并行处理比如循环展开(unroll)等LUT消耗大幅上升因为并行需要更多逻辑资源FF下降可能因为控制逻辑简化延迟进一步下降。V4并行优化创新。结合了前面的优点并且在架构上做创新可能使用了更优的流水线结构或数组分割等使得在资源LUT、FF下降的同时延迟也达到了最低提速5.6倍。二、V1串行算法基准版本1.使用c/c代码直接综合使用默认的HLS指令2.结构为纯串行结构硬件电路按照代码的顺序进行执行类似CPU的指令执行方式3.底层逻辑是缺乏并行性大量的硬件资源在大部分时间处于空闲等待状态。4.延迟高逻辑资源消耗大并且效率低下。三、V2串行指令优化四、V3并行算法五、V4并行优化创新