AERIS-10开源相控阵雷达上手指南10.5GHz PLFM系统从仓库到跑通【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADARAERIS-10 是一个开源的 10.5 GHz 线性调频PLFM相控阵雷达系统提供原理图、PCB 布局、Gerber 生产文件、STM32 微控制器固件、FPGA 信号处理代码和 Python GUI 的完整交付物。目标读者是研究者、无人机开发者和有一定硬件基础的无线电爱好者仓库中两个版本分别对应 3 公里和 20 公里探测距离。为什么需要一套可拆解的相控阵雷达两个直接场景。做无人机避障的工程师需要一个 3 公里级、±45° 电子扫描的目标检测参考实现商用雷达的射频前端和算法都是封闭的拿不到也无法修改高校实验室做波束成形、脉冲压缩、CFAR 教学实验需要一套能从原理图一路读到底的硬件平台。AERIS-10 的定位就是覆盖这两类需求硬件用 CERN-OHL-P 许可证开放软件用 MIT 许可证开放所有设计文件都放在仓库里。GUI 主界面显示距离-多普勒图和目标列表距离、速度、方位角右侧列表给出每个航迹的 ID 和参数数据来自 FPGA 处理链的结果而非原始 ADC 数据。 系统架构速览5 块 PCB 和一条处理链整个系统由 5 块独立的板卡加天线阵列组成模块关键器件职责电源管理板上电时序由 STM32 控制提供全部电压等级按序上电频率合成器板AD9523-1 时钟发生器给收发 ADF4382、DAC、ADC、FPGA 提供相位对齐时钟主板XC7A50T FPGA、STM32F746、AD9708 DAC、AD9484 ADC、2×LTC5552 混频器、4×ADAR1000、16×ADTR1107产生 chirp、上下变频、波束成形、全部信号处理、系统管理功率放大器板16×QPA2962 GaN PA仅 AERIS-10X每通道 10W 输出天线阵列8×16 贴片 / 32×16 介质填充槽波导±45° 电子扫描 360° 步进电机机械旋转框图展示了完整信号链FPGA 经 AD9708 DAC 产生 chirpLTC5552 上变频后经 RF 开关、ADTR1000 功放和环形器到天线接收方向路对称AD9484 在 400 MHz 采样率下输出 LVDS 数据回 FPGA。下方是 AD9523 时钟树、ADF4382A 本地振荡器、STM32 管理外设IMU、气压计、GPS、步进电机、散热风扇以及 INA241A3 电流采样回路。️ 上手路径从克隆仓库到跑通的四个阶段git clone https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR硬件和软件可以并行推进四条动线如下阶段输入产出常见卡点拿到设计文件Gerber 与 BOM/CPL 文件、原理图PCB 制造订单、元器件清单README 明确说明目前没有独立装配指南射频器件采购和焊接是主要工作量软件环境Python 3.12pyproject.toml 要求、iverilogGUI 可运行、FPGA 回归套件通过GUI 提供无硬件 mock 模式可先跑通生成位流需要 Vivado固件编译scripts/50t/build_50t.tcl等构建脚本xc7a50tftg256-2 位流时钟约束除主 XDC 外还要带adc_clk_mmcm.xdc硬件上电docs/bring-up.html检查清单、smoke_test.pyFPGA 自检 5 个子系统BRAM、CIC、FFT、饱和加法、ADC 捕获全部 PASS首次上电应禁用射频发射路径依次确认时钟、LO、波束成形器状态回归验证不需要烧板9_Firmware/9_2_FPGA/run_regression.sh用 iverilog 跑 lint、单元、集成和端到端测试bring-up 文档要求硬件到货前 MCU 侧 15/15 和 FPGA 侧 18/18 测试全绿。主板是 8 层混合叠层RO4350B 与 FR-4 交替排布电源板、PA 板、天线板各有独立的叠层设计做仿真的时候叠层参数是输入之一。 技术拆解三个体现设计价值的点FPGA 脉冲压缩流水线怎么组织AD9484 以 400 MHz 输出 LVDS 数据FPGA 内依次做 I/Q 数字下变频、CIC 4 倍抽取加 FIR 滤波、匹配滤波chirp 参考存在 BRAM 中长 chirp 分 4 段存储、双 16 点多普勒 FFT、MTI 动目标抑制和 CA-CFAR 检测。收益很直接主机收到的就是检测结果USB 带宽压力小回归套件里端到端测试含 46 项严格检查真实数据仿真要求与黄金参考精确匹配。16 通道波束成形与副瓣抑制发射和接收波束都由 4 片 ADAR1000共 16 通道相移器控制电子扫描范围俯仰和方位各 ±45°配合 360° 步进电机旋转实现全向覆盖。AERIS-10N 用 8×16 贴片阵列AERIS-10X 用 32×16 介质填充槽波导。仓库里的 MATLAB 阵列仿真采用 Kaiser 窗加权热力图显示约 -25 dB 的副瓣抑制水平波束可在 ±45° 内电子偏转而不损失主瓣增益。混合 AGC 如何避开 USB 轮询FPGA 实时检测接收链饱和通过两个 GPIODIG_5 饱和标志、DIG_6 AGC 使能把状态直接告诉 STM32不经过 USB 轮询。STM32 外层环路据此调整 16 路 DAC5578 输出的栅极电压每通道的漏极电流经 PA 板 5 mΩ 采样电阻、INA241A3×50 放大和 ADS7830 读回开机时闭环校准到目标 Idq。收益是每通道功放偏置自动到位GUI 层只负责策略参数。AERIS-10N 和 AERIS-10X 怎么选参数AERIS-10NNexusAERIS-10XExtended最大探测距离3 km20 km天线8×16 贴片阵列32×16 介质填充槽波导输出功率约 1W × 16 通道10W × 16 通道QPA2962 GaN电子扫描±45°±45°机械扫描360°步进电机360°步进电机处理平台FPGA STM32FPGA STM32适合人群教学实验、个人探索、无人机近距感知研究机构、远距离目标检测两版共用主板、频率合成器板和电源板差异集中在功放板和天线。预算和焊接能力有限时从 10N 开始射频链路的 16 通道功放板是 10X 的额外工作量。️ 许可证与贡献入口硬件文件原理图、PCB、Gerber、BOM、机械图遵循 CERN Open Hardware Licence Version 2 - PermissiveCERN-OHL-P允许商用和修改条件是保留版权声明、以源格式分发修改FPGA Verilog、STM32 固件和 Python 代码遵循 MIT 许可证。完整文本在仓库根目录的 Licence 文件。贡献流程见 CONTRIBUTING.md从develop分支拉主题分支main只用于发布RTL 以radar_system_top.v为唯一事实来源测试台必须包含边界和复位中途注入的对抗性验证。关键目录索引FPGA 源码与测试台、STM32 固件、Python GUIv7 为当前活跃版本、硬件文档。项目目前标注为 Alpha 状态issue 页面列有已知限制参与前建议先读一遍 bring-up 文档 里列出的未决风险。【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考