AERIS-10开源 10.5 GHz PLFM 相控阵雷达3–20 km 双版本全栈解析【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADARAERIS-10 是一个开源的 10.5 GHz 脉冲线性调频PLFM相控阵雷达系统提供 3 km 与 20 km 两种探测距离版本原理图、Gerber 生产文件、FPGA 与 STM32 固件、Python GUI 全部开放。系统概览10.5 GHz 射频前端到 FPGA 基带的信号链AERIS-10系统信号链架构框图框图给出的是一条完整的收发链路。FPGA 驱动 DAC 输出 PLFM chirp经 LTC5552 混频器上变频到 10.5 GHz通过射频开关与波束成形网络分配后由 16 路 ADTR1107 前端驱动天线阵列。接收路径对称下变频后的中频由 AD9484 以 400 MSPS 采样并送回 FPGA。频率合成板上的 AD9523-1 时钟发生器为两片 ADF4382 频率合成器、DAC、ADC 和 FPGA 提供相位对齐的时钟参考。系统按以下子系统划分电源管理板多路供电与上电时序频率合成板AD9523-1 低抖动时钟主板DAC、混频、ADAR1000、AD9484功放板16×QPA2962 GaN仅扩展版使用天线阵列8×16 贴片或 32×16 槽缝波导两个版本共享同一套主板与基带流水线差异集中在天线阵列和输出功率对比维度AERIS-10NNexusAERIS-10E/XExtended适用场景选型建议最大探测距离3 km20 km无人机避让/远程探测按距离需求选天线阵列8×16 贴片32×16 槽缝波导紧凑部署/高增益部署空间受限选贴片输出功率~1W×1610W×16GaN近程目标/远弱目标弱目标选 GaN 版波束控制±45° 电扫360° 机扫同左相同相同主板上的 STM32F746 负责上电与掉电时序电压清单见3_Power Management/的 Excel并接口时钟发生器、两片 ADF4382、四片 ADAR1000 相移器、用于功放电流测量与栅压闭环校准的两片 8 通道 ADC/DAC以及 GPS、IMU、气压计等外设USB 数据接口由 FT2232H 实现。搭建路径硬件装配、固件构建与 GUI 接入硬件层Gerber 生产文件与 BOM 采购目标是完成电源、频率合成、主板、功放、天线五块板的装配生产输入全部在仓库内可直接获取。README 给出五步装配顺序订购 PCB、按 BOM 采购、对照原理图装配、选择天线阵列版本、安装结构件。生产文件在4_7_Production Files子目录BOM 与 CPL 坐标文件同目录存放原理图源文件在4_6_Schematics目录机械图在8_Utils/Mechanical_Drawings五个子目录主板、功放、贴片天线、电源板、频率合成板卡住时的排查点仓库未跟踪独立的装配指南首次上电操作对照docs/bring-up.html执行订购 PCB 时注意生产文件目录下的阻抗说明PCBWay_Impedance_Note_RO4350B_h0p102mm.pdf射频基板为 RO4350B、板厚 0.102 mm。若只做基带验证可先不装功放板与天线从原理图标注的 Test Point 注入信号。固件层FPGA 位流构建与主机回归目标是在不接触硬件的前提下先用主机侧回归验证 RTL 与 STM32 固件再构建生产用 50T 板位流。这条流程相当于设计推上板前的预检清单。cd 9_Firmware/9_2_FPGA ./run_regression.sh --quick vivado -mode batch -source scripts/50t/build_50t.tcl回归脚本先做 iverilog lint再跑模块级 testbench--quick跳过耗时的 golden 参考与系统级测试构建脚本面向 xc7a50tftg256 封装位流输出到build_50t/bitstream/STM32 固件同样有主机单元测试cd 9_Firmware/9_1_Microcontroller/tests make test真实源码如adf4382a_manager.c对照 mock HAL 编译Phase 0 lint 失败时脚本立即退出先修错误再跑回归应用层GUI V7 环境搭建目标是用 GUI 在 Demo 模式下体验距离-多普勒图与目标列表或接入真实的 STM32/FTDI 通道。git clone https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR cd PLFM_RADAR/9_Firmware/9_3_GUI pip install -r requirements_v7.txt核心依赖为 PyQt6、numpy、matplotlibpyusb 与 pyftdi 属可选依赖未接硬件时 GUI 降级为 Demo 模式Demo 模式左侧是俯仰校正后的距离-多普勒图右侧为带 Track ID、距离、速度与方位角的目标列表顶栏提供雷达启停与设备选择入口。台架现场中笔记本经 USB 连接雷达本体旁边的电源、示波器与频谱仪用于监测各节点信号。卡住时的排查点GUI 里看不到 USB 设备时先确认 pyftdi 已安装、FT2232H 接口连接正常。核心机制电子波束成形、脉冲压缩流水线与混合 AGCADAR1000 相移网络与 ±45° 电子波束偏转原理四片 ADAR1000各 4 通道为 16 路收发通道提供相移配合射频开关矩阵实现俯仰与方位两个维度的 ±45° 电子扫描整机再靠步进电机完成 360° 机械扫描。热力图在 theta-phi 平面上给出归一化增益dB主瓣集中在法线方向黑点是 16 个阵元位置Kaiser 窗加权将副瓣压到约 -25 dB。从图中可以读出副瓣越低侧向强散射体对主瓣的干扰越小阵元间距与波束宽度直接决定方位分辨率。FPGA 基带流水线400 MSPS 采样到 CFAR 检测原理plfm_chirp_controller 预先把 chirp 波形生成到 BRAM由 DAC 高速输出接收端 AD9484 以 400 MSPS 采样XC7A50TFTG256 封装依次完成 NCO 数字下变频、CIC/FIR 抽取、多段匹配滤波脉冲压缩、多普勒 FFT、MTI 与 CFAR 检测结果经 FT2232H USB 送出。长脉冲发射保证能量匹配滤波后再压缩为短脉冲距离分辨率与峰值功率因此解耦。9_Firmware/9_2_FPGA/tb/中每个模块都有 testbenchtb/cosim/real_data/保留了实测数据的联合仿真样本。RTL 的任何改动都可以用 golden 参考做位级比对这正是回归脚本能跑起来的验证基础。跨层混合 AGC 环路原理FPGA 侧 rx_gain_control 根据接收信号强度实时调整数字增益STM32 参与慢环协调GUI 层提供手动干预与参数可视化。固件侧的相移器增益环路在9_Firmware/9_1_Microcontroller/9_1_1_C_Cpp_Libraries/ADAR1000_AGC.cpp实现9_Firmware/9_3_GUI/v7/agc_sim.py支持离线仿真 AGC 环路接入硬件前即可观察控制行为是否符合预期。落地场景与版本选型无人机避障感知AERIS-10N3 km无人机避障与小型平台感知场景下8×16 贴片天线版本在 3 km 探测半径内可用。±45° 电子扫描叠加 360° 机械扫描可覆盖完整水平视场。~1W×16 的输出功率是该配置的上限雨衰或强杂波环境下有效探测距离会收缩需要提前评估站点。约束需要 3 km 探测且结构紧凑时选 AERIS-10N。远程探测部署AERIS-10E/X20 km需要 20 km 探测距离远程态势感知、监测类场景时扩展版使用 32×16 介质填充槽缝波导阵列获得更高增益并驱动 16 块 QPA2962 GaN10W功放板。16 路 10W 输出意味着热设计必须到位机械方案中已包含散热风扇与散热片。【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考