简介针对千兆以太网PHY芯片KSZ9031的原理图设计与配置要点这份PDF面向网络硬件工程师、嵌入式开发者和网络运维人员梳理了从接口选型到引脚配置的完整链路。文档以RGMII接口模式为基础说明10/100/1000Mbps速率切换、全双工与半双工配置方式并结合LED引脚如LED1/LED2详解三色彩双LED与单LED模式下的状态指示逻辑。同时针对125M时钟输出的使能控制以及带内状态IN-BAND功能给出了MAC层感知PHY链路状态的实现机理。资源共1个PDF文件压缩包约230KB内容精炼适合作为高速网络硬件设计、调试与排查时的快速参考。已有790人学习下载是一份实践性较强的入门与进阶资料。 做了这么多年嵌入式主板设计千兆以太网这块一直是个“看着简单、调起来要命”的活。KSZ9031这颗PHY芯片在国产化板和NXP、TI、瑞萨等平台上都用得非常多原理图看似就是MAC拉一组RGMII总线、PHY这边接四对差分线到RJ45但实际画板时踩过的坑一个接一个PHY地址没拉对导致MDIO读不到、RGMII时钟相位不对导致千兆丢包、晶振布局不好导致辐射超标。这篇就把KSZ9031的原理图设计、引脚配置、寄存器调试和PCB布局一次说清楚适合正在做底板设计、或者遇到“网口能link但速度上不去”这类问题的硬件工程师和嵌入式开发。1. 核心设计思路先把KSZ9031和RGMII的关系理清1.1 KSZ9031是什么它干了什么活KSZ9031是Microchip原Micrel推出的一颗10/100/1000M自适应以太网物理层收发器PHY接口类型是RGMIIReduced Gigabit Media Independent Interface。说人话就是它负责把MAC芯片发过来的并行数据转换成可以在网线上传输的模拟差分信号同时把网线传来的模拟信号还原成MAC能认的数字信号。整板框图并不复杂MAC端用RGMII连KSZ9031PHY的MDI侧有四对差分线经过网络变压器接到RJ45座子上。RGMII这个接口比传统GMII省了一半引脚原因在于它在时钟的上升沿和下降沿都采样数据。千兆模式下时钟是125MHz上下沿都有数据所以TXD[3:0]四条线就能把8bit数据传完。这个特性直接影响后面PCB走线的等长要求也直接引出RGMII调试里最经典的时钟延迟问题后面我会专门讲。1.2 方案选型背后的考量选KSZ9031而不是其他PHY一般来说有三个原因第一RGMII v2.0标准接口和绝大多数主控MAC都能直接对接第二片内集成了LDO外部只需要一路3.3V供电设计门槛低第三支持MDI/MDIX自适应、支持多种环回测试模式生产调试方便。实际项目里它的兄弟们——比如KSZ9031RNX、KSZ9031MNX区别主要在封装。RNX是QFN-48封装MNX是QFP-48封装原理图和寄存器基本通用只是PCB封装和热焊盘处理不一样。原理图设计时先把这颗料当成“一个带有RGMII接口的完整PHY”来规划重点放在电源、时钟、复位、配置引脚四块剩下的就是照数据手册把信号连齐。2. 原理图设计电源、时钟、复位与strap引脚一个都不落2.1 电源与去耦电容的处理KSZ9031的电源引脚看起来有点多其实分组很清晰。DVDDH是数字IO电源3.3VAVDDH是模拟IO电源也是3.3VDVDDL和AVDDL是数字/模拟核心电源正常都是1.2V。但这颗片子的设计亮点在于内部集成了LDO可以从3.3V直接降压出1.2V所以你实际在原理图里只需要给一个3.3V电源网络DVDDL/AVDDL引脚按照数据手册接内部LDO的输出即可。去耦电容是我每次评审原理图都要盯的地方每个电源引脚旁边必须有0.1uF陶瓷电容且要放在PCB上和引脚同一层、距离不超过50mil整体在PHY附近再放一个10uF钽电容或陶瓷电容做 bulk 储能。很多板子网口工作不稳定先检查是不是去耦电容放太远了尤其是DVDDL和AVDDL这种核心供电引脚纹波稍微大一点就会表现为高速收发误码。2.2 时钟源的两种接法与注意事项KSZ9031需要一个25MHz的参考时钟可以选择无源晶体或者有源晶振。无源晶体接法是利用片内振荡器电路在XI、XO两个引脚间接晶体再配两个18pF~22pF负载电容到地有源晶振则直接连到XI引脚XO悬空。我的经验是如果板上已经有25MHz有源时钟直接拉过来使用是最省事的如果单独为PHY配晶体一定要把晶体靠近PHY摆放晶体下方禁止铺铜否则起振不稳或者EMI超标都够你查半天。还有一个经常被忽略的引脚是CLK125_OUT这个引脚可以输出125MHz参考时钟给MAC、交换芯片或者SyncE用。如果不需要让它在strap配置时保持禁用即可具体怎么配置取决于对应strap引脚的上拉下拉电阻下面的小节会一起讲。2.3 strap引脚决定了PHY地址和工作模式KSZ9031很多引脚是“复用”的——正常工作时它是RGMII信号线或LED驱动线但芯片复位释放瞬间芯片会采样这些引脚的电平把它们当作配置引脚。这就是所谓的strap引脚。原理图上最常见的就是用上拉/下拉电阻来设定这些引脚的电平推荐阻值在4.7k~10k之间太小会增大静态功耗太大则抗干扰能力弱。最核心的strap配置有三组PHYAD[2:0]设定MDIO总线上的PHY地址。默认全低PHY地址为0x00如果板上有多个PHY或者主控默认访问别的地址就要通过上下拉改掉。CLK125_EN控制125MHz时钟输出使能。MODE_SEL选择RGMII模式一般默认即可不需要额外设置。另外PHY的复位引脚nRST最好由RC延时电路或者主控GPIO控制低电平复位时间建议做到10ms以上。千万不要直接连到系统总复位上完事如果PHY还没复位完成主控就开始访问MDIO会出现偶发读不到PHY ID的问题。有些板子为了降功耗还会用GPIO控制PHY的电源这种情况下上电时序更要仔细核对。3. 寄存器配置RGMII时钟延迟是最大的坑3.1 通过MDIO访问寄存器先确认能读到PHY IDKSZ9031的所有配置都是通过MDIO/MDC管理接口访问寄存器来完成的。MDIO是双向数据线需要接一个上拉电阻典型值2.2kMDC时钟一般不超过25MHz最常见的跑2.5MHz。连接方式不复杂但软件上能不能读到数据直接决定了后面的调试能不能继续。上电后第一件事就是读寄存器2和寄存器3也就是PHY ID寄存器。KSZ9031的PHY ID是0x00221620前16位在寄存器2后16位在寄存器3。如果读出来全是0xFFFF或者0x0000先不要怀疑芯片坏了大概率是PHY地址没对上、复位没释放、或者MDIO上拉电阻没焊。我见过不少工程师拿着示波器戳MDIO波形折腾半天最后发现是MDC时钟极性不对这在PHY调试里属于入门级问题。3.2 核心寄存器速查与RGMII skew调整KSZ9031的寄存器数量不少但实际项目里真正需要手动改的核心寄存器其实就那几个寄存器0基本控制、寄存器1基本状态、寄存器0x10自动协商配置、寄存器0x1FPHY控制1。其中0x1F寄存器的RGMII时钟延迟控制是千兆以太网调试里最值得重视的一组位。先说原理。RGMII标准规定发送端的数据和时钟之间要有一定的相位偏移保证接收端能正确采样。但在实际PCB上数据和时钟走线的长度差、过孔数量差都会造成额外延迟结果就是接收端采样时建立/保持时间不够轻则百兆正常千兆丢包重则直接link不上。KSZ9031给出的解决方案是在PHY内部对RX_CLK和TX_CLK增加可编程延迟寄存器0x1F的bit[8:7]TX_CLK输出延迟调整可选0.5ns、1.0ns、1.5ns、2.0ns寄存器0x1F的bit[4:3]RX_CLK输入延迟调整同样四档可选实际调法是这样的先用默认值通常是0.5ns尝试建链跑千兆压力测试如果丢包就逐步加大延迟从1.0ns、1.5ns一直到2.0ns每改一档都要重新插拔网线或者重启网卡让链路重新协商观察丢包率和ping延迟。我调试过的一块板子默认0.5ns时百兆正常但千兆掉包率在3%左右改到2.0ns之后完全稳定。有些主控的MAC侧本身也有类似延迟配置比如i.MX系列的IOMUX中带有RGMII timing选项两边配合调整总能找到合适的组合。另外一个常用寄存器是0x10里边的bit[6]控制是否启用自动MDI/MDIX功能。默认是开启的也就是说交叉线、直通线都能识别这个功能别去关掉生产测试和现场使用都会少很多麻烦。3.3 驱动级配置Linux下怎么确认这些设置生效如果是Linux系统PHY驱动通常由phylib框架管理驱动会读取PHY ID并匹配对应的驱动。KSZ9031的驱动在drivers/net/phy/ksz90x1.c里里面有专门函数处理上述的时钟延迟配置。如果你用的是较新内核一般不需要自己写驱动设备树里正确描述PHY节点、复位GPIO和reg地址就行。但如果你是裸机开发或者自研RTOS驱动就需要自己通过MDIO读写寄存器过程并不复杂写寄存器0控制软件复位等待自清除然后写寄存器0x1F配置时钟延迟最后通过读寄存器1的bit[5]判断协商是否完成。这里有一个经验协商是个异步过程轮询寄存器1时一定要加超时机制不要死等否则PHY异常时系统会一直卡在初始化流程里。4. PCB走线与布局等长和参考地比什么都重要4.1 RGMII信号线的等长与阻抗控制RGMII接口在千兆模式下时钟频率125MHzDDR双沿采样等效数据率250Mbps/线虽然比不上PCIe这种高速串行但布局布线依然要按高速信号来对待。RGMII信号线要求在同一个层布尽量少打过孔TXD[3:0]、RXD[3:0]、TX_CTL、RX_CTL这10根信号相对各自的时钟线做等长控制等长误差控制在±50mil以内比较稳妥。单端阻抗50Ω这个由叠层和线宽决定不要为了走线方便随意改线宽否则反射问题会直接表现为信号质量异常。时钟线TXC和RXC要特别保护两侧加地孔或者包地处理不要让它们和别的信号长距离并行。另外TX和RX是两组独立的时钟域各自的时钟延迟可以单独配置这也就是前面说的寄存器0x1F里RX和TX延迟分开调节的原因。4.2 MDI差分对的布线要求KSZ9031的MDI侧有4对差分线对应1000BASE-T的四对线。1000BASE-T是四对线同时收发每对速率250Mbps所以每一对都要认真对待。差分阻抗100Ω对内等长控制在5mil以内对间等长控制在50mil以内比较理想。差分线要走线完整远离时钟和其他高速信号避免跨越分割的参考地平面。很多板子会在MDI和RJ45之间加网络变压器这时候变压器两侧的布线规则略有不同PHY侧和变压器之间的差分线按100Ω控制变压器到RJ45之间也一样但中心抽头的端接方式要参考变压器数据手册。常见的做法是按照Bob Smith电路在中心抽头接RC到地例如四个75Ω电阻到共模点再串一个1nF电容到地这样能有效改善EMI。如果你选的是HR911105A这种带变压器的RJ45座这部分电路厂家都有参考设计照着画即可。4.3 整体布局顺序我习惯的布局顺序是主控MAC → RGMII信号线 → KSZ9031 → MDI差分线 → 网络变压器/RJ45。KSZ9031尽量靠近MAC缩短RGMII走线长度网络变压器则靠近RJ45座子MDI差分线就算绕一点也不能让变压器离座子太远。晶振永远放在PHY旁边不要隔着大块走线区域电源去耦电容紧贴引脚这些做好了后面调试能省一半时间。5. 常见问题与排查技巧实录5.1 建链正常但千兆速率上不去这是RGMII调试里最典型的症状。百兆正常说明PHY链路、变压器、RJ45这部分没有问题问题大概率出在RGMII总线的时钟相位上。排查步骤先读寄存器1确认协商速率如果显示已经link在1000M但ping延迟高、大包丢包基本就是时钟延迟设置不对如果显示link在100M先重新插拔或强制设置千兆排除线缆问题。其次检查RGMII信号线的等长有些板子在PCB Layout时忽略了对内等长导致数据和时钟偏移过大这时候光靠寄存器调延迟也救不回来只能改板。5.2 MDIO读不到PHY ID这个问题遇到的概率极高尤其在样机试制阶段。我的排查顺序是先用万用表量PHY供电是否正常注意DVDDL/AVDDL这些内部LDO输出脚1.2V有没有起来再量复位引脚电平低电平时间是否足够然后核对PHY地址strap设置如果PHY地址设成0x05但驱动配置的是0x00自然读不到最后再用示波器看MDC有没有时钟、MDIO上有没有回应。从头到尾走一遍大概能定位90%的问题。5.3 网口指示灯不亮或状态不对LED指示灯一般由PHY的LED引脚直接驱动KSZ9031默认工作在link/activity模式。如果灯不亮先检查LED引脚和RJ45指示灯的连接是否与极性匹配再检查有没有复用成strap功能、上拉电阻是否影响了配置电平。这里特别提醒很多人在原理图阶段喜欢把LED引脚加上拉电阻让灯默认亮结果导致strap电平被改变芯片工作模式都变了这种低级错误在评审时我见过不止一次。实操心得小结做千兆以太网设计硬件和软件从来都是一体的。原理图阶段把strap引脚、复位时序、电源去耦这些细节处理好后面积累的大多数是寄存器调试经验反过来如果原理图阶段马虎了后面再牛的高手也只能靠飞线硬扛。我个人的经验是拿到新板第一件事不是跑业务代码而是先把MDIO读PHY ID、强制各速率建链、跑一个小时的双向大包压力测试这些基础项全部过一遍确认物理链路稳定了再往上层做软件否则应用层一有问题就会上下扯皮很难定位。最后分享一个排查利器抓RGMII波形时不要用普通示波器探头直接去点125MHz的时钟线探头寄生电容会直接影响信号边沿。要用低电容探头或者干脆把测试点设计成串阻之后预留焊盘测完还能继续正常使用。这一点在高速信号调试里属于“花小钱省大事”的好习惯做过一次你就再也回不去了。本文还有配套的精品资源点击获取
